專利名稱：高抗擾度與任意相位計(jì)數(shù)的計(jì)時(shí)式級聯(lián)電流型穩(wěn)壓器的制作方法
交叉參照的相關(guān)申請本申請要求2003年10月20日提交的美國臨時(shí)申請No.60/512,735的利益，所述申請的所有內(nèi)容和目的引用于此供參考。
背景技術(shù)：
發(fā)明領(lǐng)域本發(fā)明涉及PWM電源穩(wěn)壓器和/或多相DC-DC轉(zhuǎn)換器，尤其涉及高抗擾度和任意相位計(jì)數(shù)的計(jì)時(shí)式級聯(lián)電流型穩(wěn)壓器。
相關(guān)技術(shù)說明多相電源轉(zhuǎn)換與電流型控制是電子市場上DC-DC電源轉(zhuǎn)換所常用的方法，在負(fù)載電流高得不易被單相轉(zhuǎn)換器支持時(shí)，多相電源轉(zhuǎn)換是一種具有成本效益的電源解決方法。各通道的切換被定時(shí)成在相位上與其它通道都不對稱。多相法具有節(jié)省成本的優(yōu)點(diǎn)，而且響應(yīng)時(shí)間短、脈動抵消作用優(yōu)越、熱分布良好。
然而，電子市場已發(fā)展到多相電源穩(wěn)壓器所需的相數(shù)超過單塊集成電路(IC)實(shí)際能支持該相數(shù)的程度。當(dāng)相位計(jì)數(shù)超過4時(shí)，IC封裝件就變大，供電點(diǎn)與控制器IC之間的間距超出能準(zhǔn)確支持低電平信號完整性與噪聲抑制的距離。信號問題導(dǎo)致不準(zhǔn)確性，而在抑制噪聲的額外元件、布局限制與減少相位計(jì)數(shù)方面，必須增加費(fèi)用。
先前的方法試圖級聯(lián)多個(gè)電流型穩(wěn)壓器來解決封裝件尺寸過大的問題(僅是整個(gè)問題的一部分)。在一個(gè)場合中，一獨(dú)立的控制器IC產(chǎn)生所有電流型穩(wěn)壓器共用的三角形信號，為實(shí)現(xiàn)不同通道之間必要的相位分離，各電流型穩(wěn)壓器在該三角形信號的不同可編程點(diǎn)開始其循環(huán)操作。對脈動消除所需的多相電源轉(zhuǎn)換而言，不同通道間正確的相位分離是一重要部分。
其它諸問題仍要留待原有方法解決。三角形信號是模擬信號，故會遇到信號劣化與噪聲干擾，原有方法限于物理地分離不同的通道。一條通道切換所產(chǎn)生的噪聲劣化了到達(dá)其它通道的三角形信號，這將兩條通道間的時(shí)間分離限制到必須讓噪聲在噪聲產(chǎn)生事件與開關(guān)決定點(diǎn)之間耗散的某一值。因通道間的時(shí)間分離受限制，故相位計(jì)數(shù)和/或開關(guān)頻率也受限制。
希望提供一種通道數(shù)相對大的多相轉(zhuǎn)換器，同時(shí)不損害信號完整性與噪聲抑制，而且在布局限制條件方面不增加費(fèi)用和抑制噪聲的額外元件。

發(fā)明內(nèi)容
本發(fā)明一實(shí)施例的計(jì)時(shí)式可級聯(lián)電源穩(wěn)壓器，包括同步邏輯電路和PWM控制邏輯電路，前者接收一時(shí)鐘信號，并響應(yīng)于數(shù)字輸入信號的認(rèn)定而認(rèn)定與該時(shí)鐘信號同步的數(shù)字輸出信號；后者按數(shù)字輸入信號和輸出控制狀態(tài)控制每個(gè)PWM循環(huán)。該穩(wěn)壓器可單獨(dú)使用，或與其它同類穩(wěn)壓器級聯(lián)而構(gòu)成多通道的多相電源轉(zhuǎn)換器。計(jì)時(shí)式可級聯(lián)穩(wěn)壓器在通道間用數(shù)字信號通信，數(shù)字信號不像模擬信號那樣有同類的信號劣化或噪聲敏感性。在級聯(lián)配置中，所有通道有一共用的時(shí)鐘，保證通道間的相位分離在公共時(shí)鐘的不穩(wěn)定性容限內(nèi)是對稱的。
PWM控制邏輯電路包括PWM邏輯電路和反饋檢測邏輯電路，前者按數(shù)字輸入信號啟動PWM循環(huán)，按復(fù)位信號終止PWM循環(huán)；后者在符合輸出控制狀態(tài)時(shí)認(rèn)定該復(fù)位信號。PWM邏輯電路包括鎖存器、門控邏輯電路與至少一個(gè)驅(qū)動放大器。鎖存器按數(shù)字輸入信號置位，按復(fù)位信號復(fù)位；門控邏輯電路提供至少一個(gè)PWM激活信號；各驅(qū)動放大器對一個(gè)或多個(gè)PWM激活信號作出反應(yīng)。在一特定實(shí)施例中，反饋檢測邏輯電路包括一檢測放大器和一比較器，此時(shí)檢測放大器檢測輸出電流狀態(tài)并認(rèn)定檢測信號，比較器則把檢測信號與反饋參考信號作比較而確定輸出控制狀態(tài)。輸出電流狀態(tài)以任一合適的方法檢測，諸如輸出電感器或其它檢測元件的峰、平均或谷值電流。同步邏輯電路構(gòu)成對時(shí)鐘信號和數(shù)字輸入信號作出響應(yīng)的級聯(lián)觸發(fā)電路?？梢园黄鸪跸吕瓟?shù)字輸出信號的弱下拉器件，除非被來自另一穩(wěn)壓器的數(shù)字輸出信號驅(qū)高。
本發(fā)明一實(shí)施例的多相電源轉(zhuǎn)換器包括多個(gè)耦合成級聯(lián)結(jié)構(gòu)的穩(wěn)壓器、多個(gè)開關(guān)電路和一控制器。各穩(wěn)壓器包括同步邏輯電路和PWM控制電路，前者接收時(shí)鐘信號和來自前一穩(wěn)壓器的數(shù)字開始輸入信號，并按數(shù)字開始輸入信號向下一穩(wěn)壓器提供與時(shí)鐘信號同步的數(shù)字開始輸出信號；后者按認(rèn)定的數(shù)字開始輸入信號并基于滿足輸出狀態(tài)而控制PWM輸出。各開關(guān)電路的輸入端耦接相應(yīng)穩(wěn)壓器的PWM輸出端，輸出端驅(qū)動公共DC輸出電壓，檢測輸出提供給相應(yīng)穩(wěn)壓器的PWM控制電路?？刂破鳈z測該DC輸出電壓，向相應(yīng)穩(wěn)壓器的PWM控制電路提供補(bǔ)償信號，還提供時(shí)鐘信號。
各開關(guān)電路包括第一與第二開關(guān)、輸出電感器和檢測電路。開關(guān)的電流端子串接一結(jié)點(diǎn)，控制輸入端耦接相應(yīng)穩(wěn)壓器的PWM輸出。輸出電感器耦合在開關(guān)結(jié)點(diǎn)與DC輸出電壓之間。在一實(shí)施例中，檢測電路檢測輸出電感器的電流并提供檢測輸出?？刂破靼z測放大器、誤差放大器和時(shí)鐘電路。檢測放大器的輸入端耦合DC輸出電壓，輸出端提供輸出檢測信號；誤差放大器比較輸出檢測信號與參考信號，提供補(bǔ)償信號；時(shí)鐘電路產(chǎn)生公共時(shí)鐘信號。對耦合成菊花鏈配置的N個(gè)穩(wěn)壓器，通過用N×FSW頻率編程時(shí)鐘信號得到選擇的開關(guān)頻率FSW。包含的上拉器件把一個(gè)穩(wěn)壓器的數(shù)字開始輸入信號先拉高。
本發(fā)明一實(shí)施例多相轉(zhuǎn)換器的多個(gè)計(jì)時(shí)式可級聯(lián)穩(wěn)壓器的控制方法包括各穩(wěn)壓器的數(shù)字輸出耦接另一穩(wěn)壓器的數(shù)字輸入端，對各穩(wěn)壓器的時(shí)鐘輸入端提供公共時(shí)鐘信號，按數(shù)字輸入端接收的數(shù)字輸入信號在數(shù)字輸出端上提供與公共時(shí)鐘信號同步的數(shù)字輸出信號，并按接收的數(shù)字輸入信號和輸出狀態(tài)控制PWM循環(huán)。
該方法還包括通過把公共時(shí)鐘信號的頻率編程到N×FSW，編程有N個(gè)穩(wěn)壓器的多相轉(zhuǎn)換器的開關(guān)頻率FSW；還包括檢測輸出電流狀態(tài)和產(chǎn)生檢測信號，并把該檢測信號與補(bǔ)償信號比較。檢測輸出電流狀態(tài)包括檢測通過輸出電感器的峰電流。該方法還包括提供一中央控制器，用以檢測輸出電壓狀態(tài)，向各穩(wěn)壓器提供補(bǔ)償與時(shí)鐘信號。
附圖簡介參照以下描述和附圖，能更好地理解本發(fā)明的好處，特征與優(yōu)點(diǎn)，其中

圖1是本發(fā)明一示例實(shí)施例的多相DC-DC轉(zhuǎn)換器的示意圖；圖2是圖1中各電流型穩(wěn)壓器一示例實(shí)施例的示意框圖；圖3是圖1中控制器一示例實(shí)施例示意圖；和圖4是圖1中多相DC-DC轉(zhuǎn)換器對3個(gè)通道(N＝3)的操作時(shí)序圖。
詳細(xì)描述以下描述使本領(lǐng)域技術(shù)人員能在具體應(yīng)用范圍及其要求內(nèi)制作和使用本發(fā)明，但他們顯然明白對較佳實(shí)施例的各種修正，而且本文限定的一般原理適用于其它實(shí)施例。因此，本發(fā)明不限于本文圖示和描述的諸特定實(shí)施例，而是符合與本文揭示的原理和新特征相一致的最寬泛的范圍。
本發(fā)明一實(shí)施例的計(jì)時(shí)式可級聯(lián)電流型穩(wěn)壓器，在通道間只用兩個(gè)數(shù)字信號通信。該電流型穩(wěn)壓器可單獨(dú)應(yīng)用，或與其它同類穩(wěn)壓器級聯(lián)而構(gòu)成多通道的多相電源轉(zhuǎn)換器。這里的“轉(zhuǎn)換器”指多個(gè)“穩(wěn)壓器”的級聯(lián)配置，應(yīng)該理解，這類術(shù)語在特征上通用，一般可互換。數(shù)字信號不像模擬信號那樣易受信號劣化或噪聲敏感，故實(shí)際上不限制相數(shù)或穩(wěn)壓器間的物理分離。設(shè)置在控制反饋回路里的獨(dú)立控制器，用于監(jiān)視負(fù)載并控制穩(wěn)壓器。另外，所有通道有一公共時(shí)鐘，保證通道間的相分離在公共時(shí)鐘的偏差容限內(nèi)是對稱的。
圖1是本發(fā)明一實(shí)施例的多相DC-DC轉(zhuǎn)換器100的示意圖。轉(zhuǎn)換器100產(chǎn)生提供給參照電源地(PGND)信號的負(fù)載101的負(fù)載電壓VL，一對負(fù)載電容器CL1和CL2耦接在VL與負(fù)載101附近的PGND之間。VL信號反饋到控制器103的電壓檢測(VSEN)引腳，控制器的回地(RGND)引腳經(jīng)導(dǎo)電跡線或信號線耦接PGND。“引腳”指與器件的連接線，連接線可以是輸入端、輸出端或二者(一般為輸入/輸出即I/O連接)?？刂破?03和各穩(wěn)壓器105各自在獨(dú)立的芯片或帶相應(yīng)I/O引腳的IC上構(gòu)成，盡管也可采用分立實(shí)施法?？刂破?03有一提供COMP信號的COMP引腳，被設(shè)置到一個(gè)或多個(gè)耦接成級聯(lián)配置的電流型穩(wěn)壓器105的COM引腳。圖示結(jié)構(gòu)中，有N個(gè)穩(wěn)壓器105(編號為1~N，N是任一正整數(shù))。
控制器103的CLOCK引腳向各穩(wěn)壓器105的CLOCK輸入引腳提供時(shí)鐘信號?？刂破?03包括耦接電阻器RFS-端的FS引腳，電阻器RFS的另一端耦接信號地END。如下所述，時(shí)鐘信號的頻率反比于電阻器RFS的阻值。控制器103的準(zhǔn)備引腳ROY耦接各穩(wěn)壓器103的使能(EN)輸入引腳?？刂破?03的補(bǔ)償(OFST)引腳耦接補(bǔ)償電阻器ROFS的一端，ROFS的另一端耦接GND。串耦的電阻-電容器(RC)電路的一端耦接COMP引腳，另一端耦接控制器103的反饋(FB)引腳與VDIFF引腳?？刂破?03包括耦接軟啟動電容器CSS的一端的軟啟動(SS)引腳，而CSS的另一端耦接GND?？刂破?03還包括激活引腳EN，由外部激活控制器103的功能。
各穩(wěn)壓器105有相輸入(PH_IN)引腳和相輸出(PH_OUT)引腳。根據(jù)該級聯(lián)結(jié)構(gòu)，各穩(wěn)壓器105的PH_IN引腳耦接前—穩(wěn)壓器的PH_OUT引腳，直到編號為N(對通道N)的最后一個(gè)穩(wěn)壓器的PH_OUT引腳耦接編號為1(對通道1)的第一穩(wěn)壓器的PH_IN引腳。各穩(wěn)壓器105認(rèn)定其PH_OUT引腳上的數(shù)字信號，并把它提供給環(huán)形或菊花鏈配置的下一穩(wěn)壓器105。來自控制器103的時(shí)鐘信號提供給各穩(wěn)壓器，它也是數(shù)字信號。與采用模擬信號的原有方法相比，數(shù)字信號控制提供更優(yōu)的信號完整性。各穩(wěn)壓器105調(diào)節(jié)轉(zhuǎn)換器100的各自一條通道，配有驅(qū)動N個(gè)PWM開關(guān)電路107中相應(yīng)一個(gè)的驅(qū)動電路，而開關(guān)電路107一起產(chǎn)生VL信號。圖示例中，弱上拉電阻器109耦接在電壓源VCC與第一穩(wěn)壓器105(如通道1)的PH_IN引腳之間。電阻器109提供了在級聯(lián)序列中指定第一通道(如通道1)的手段，如下所述。
各穩(wěn)壓器105包括一與相應(yīng)一個(gè)開關(guān)電路107的接口。只描述一個(gè)開關(guān)電路107，因?yàn)镹個(gè)開關(guān)電路107幾乎一樣。各穩(wěn)壓器105包括自舉(BOOT)引腳、上選通(UGATE)引腳、相位(PHASE)引腳與下選通(LGATE)引腳以及包含負(fù)極性電源讀出(ISEN-)與正極性電流讀出(ISEN+)引腳的差分電流讀出輸入端。自舉電容器CB耦合在BOOT與PHASE引腳之間，UGATE輸出引腳耦接第一開關(guān)Q1的柵，LGATE輸出引腳耦接第二開關(guān)Q2的柵。圖示例中，開關(guān)Q1和Q2被構(gòu)成N溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，但也可構(gòu)成其它類型的開關(guān)，包括適合IC制造的半導(dǎo)體開關(guān)。電源電壓VIN供給Q1的漏，而Q1的源耦接穩(wěn)壓器105的PHASE引腳和Q2的漏，Q2的源耦接電源地PGND。VIN源電壓一般為12伏，但也可以是其它電壓電平。
相應(yīng)一個(gè)穩(wěn)壓器105的PHASE引腳接輸出電感器L的一端和檢測電阻器RS的一端，檢測電阻器RS的另一端耦接ISEN+引腳和檢測電容器CS的一端，CS的另一端耦接穩(wěn)壓器105的ISEN-引腳和輸出電感器L的另一端，該L的另一端產(chǎn)生VL信號。這樣，各開關(guān)電路107的各輸出電感器L的輸出一側(cè)一起耦接于VL和各穩(wěn)壓器105的ISEN-引腳。輸出電感器L配置成本領(lǐng)域技術(shù)人員所知的任一合適形式，諸如逐個(gè)電感器，變壓器初級電感、有鐵心的電感器等。如前所述，各穩(wěn)壓器105都包括接收來自控制器103的時(shí)鐘信號的CLOCK引腳、接收來自控制器103的COMP信號的COM引腳和耦接控制器103的RDY引腳的EN引腳。
圖2是各電流型穩(wěn)壓器105一實(shí)施例更詳細(xì)的示意框圖。穩(wěn)壓器105包括經(jīng)信號地GND引腳202參照GND的電壓源輸入引腳VCC。EN和VCC引腳耦接上電故障與使能邏輯電路201，后者對鎖存器203(圖示為置位—復(fù)位鎖存器)的反向復(fù)位輸入端R1而且對雙輸入“與”門215的一個(gè)輸入端認(rèn)定開始信號ON。鎖存器203的R1輸入反向，故在ON信號為低時(shí)保持復(fù)位，而在ON信號被邏輯電路201認(rèn)定為高時(shí)不再復(fù)位。注意，這里描述的任何鎖存器可以構(gòu)成任何合適的其它方式，諸如鎖存器、觸發(fā)器或存貯器等。鎖存器203的Q1輸出耦接另一雙輸入“與”門210的一輸入端和N溝FET(NFET)205的柵，而FET205的源耦接PH_OUT引腳。電流匯點(diǎn)207耦接在PH_OUT引腳與GND之間作為弱下拉器件使PH_OUT引腳保持位低，反之保持位高。初始化后(如上電或復(fù)位，或在故障狀態(tài)之后)，邏輯電路201使鎖存器203保持復(fù)位而關(guān)斷NFET205，故電流匯點(diǎn)207把PH_OUT引腳拉低，反之將其在外部拉高。正常操作時(shí)，ON信號為高，鎖存器203的Q1輸出也為高，接通NFET205。
PH_IN引腳接D型觸發(fā)器(DFF)209的D輸入D2和“與”門215的另一輸入。注意，這里的觸發(fā)器可用任何合適的方式構(gòu)成。諸如觸發(fā)器型、鎖存器型或存貯器等。DFF209的Q2輸出耦接“與”門210的另一輸入，門210的輸出耦接另一DFF211的D3輸入，DFF211的Q3輸出耦接NFET205的漏。時(shí)鐘信號供給DFF209的時(shí)鐘輸入和反相器213的輸入，反相器213的輸出認(rèn)定反相的時(shí)鐘信號CLOCKB，該時(shí)鐘信號供給DFF211的時(shí)鐘輸入和鎖存器203的置位輸入S1。
“與”門215的輸出耦接另一置位—復(fù)位鎖存器217的置位輸入S4。鎖存器217的Q4輸出產(chǎn)生脈寬調(diào)制(PWM)信號，該信號供給門控邏輯電路219的輸入。門控邏輯電路219的第一非反相輸出供給第一驅(qū)動放大器的輸入，第二反相輸出供給第二驅(qū)動放大器223的輸入。門控邏輯電路219對開關(guān)Q1與Q2作PWM控制并提供穿通(shoot-through)保護(hù)，如本領(lǐng)域的技術(shù)人員所知。VCC引腳耦接肖特基二極管225的陽極和放大器223的正電源輸入，二極管225的陰極接放大器221的正電源輸入和BOOT引腳。放大器221的負(fù)電源輸入耦接PHASE引腳，而該負(fù)電源輸入接耦合PGND信號的獨(dú)立電源地引腳PGND。放大器221的輸出耦接UGATE引腳，放大器223的輸出耦接穩(wěn)壓器105的LGATE引腳。
ISEN+引腳耦接電流檢測放大器的非反相輸入，放大器227的反相輸入耦接ISEN-引腳。放大器227的輸出耦接比較放大器233的反相輸入。比較放大器233的非反相輸入經(jīng)COM引腳接收COMP信號，其輸出向鎖存器217的復(fù)位輸入R4提供復(fù)位信號RST。鎖存器217、門控邏輯電路219和放大器211與223以及支持電路，共同構(gòu)成PWM邏輯電路或PWM開關(guān)電路，適合控制相應(yīng)的開關(guān)電路107進(jìn)行本領(lǐng)域技術(shù)人員所知的PWM操作。放大器227和233構(gòu)成反饋檢測邏輯電路，在符合一個(gè)或多個(gè)控制條件時(shí)，諸如輸出電感器L的峰輸出電流或轉(zhuǎn)換器100輸出所選的電壓電平，對鎖存器217認(rèn)定復(fù)位信號。PWM開關(guān)電路可配用反饋檢測邏輯電路，或者PWM邏輯電路與反饋檢測邏輯電路一起構(gòu)成PWM控制邏輯電路，用于控制PWM操作。DFF209與211和反相器213一起工作組成同步邏輯電路，在認(rèn)定了PH_IN引腳與時(shí)鐘信號同步并在時(shí)鐘信號循環(huán)一次后，認(rèn)定該P(yáng)H_OUT引腳。
操作時(shí)，上電故障與使能邏輯電路201先把ON信號保持低而使鎖存器203保持復(fù)位，因而鎖存器203的Q1輸出保持低。NFET205關(guān)斷，“與”門210的輸出保持低，使DFF的Q3輸出保持低。下拉器207是一弱器件，把PH_OUT拉低，除非被認(rèn)定。電阻器109對通道N越過穩(wěn)壓器105的下拉器207，把PH_OUT(CHN)和PH_IN(CH1)拉高。NFET205受激時(shí)，DFF211的Q3輸出越過電阻器109與下拉器207二者驅(qū)動PH_OUT。在ON信號被認(rèn)定高而鎖存器203不再復(fù)位后，在CLOCKB信號的下一上升沿激活NFET205時(shí)，鎖存器203被置位而認(rèn)定其Q1輸出高。在鎖存器203的Q1輸出為高時(shí)，NFET205保持激活，DFF209的Q2輸出確定DFF211的D3輸出狀態(tài)。受激時(shí)，NFET205完全透明，DFF211的Q3輸出驅(qū)動穩(wěn)壓器105的PH_OUT引腳。而且ON信號在正常操作期間保持高時(shí)，在PH_IN引腳上被認(rèn)定的信號決定了“與”門215的輸出狀態(tài)。
加到PH_IN引腳的上升沿將鎖存器217的Q4輸出置高，使門控邏輯電路219啟動PWM循環(huán)操作。在圖示的特定例中，門控邏輯電路219關(guān)斷放大器223而關(guān)斷開關(guān)Q2，然后接通放大器221而接通開關(guān)Q1。電流從VIN經(jīng)輸出電感器L供給負(fù)載101，控制器103檢測VL信號的電壓以產(chǎn)生適合供給比較放大器233的COMP信號電平。在另一實(shí)施例中，COMP信號為靜止穩(wěn)態(tài)參考信號。放大器227檢測通過電感器L的電流，在峰電流使放大器227的輸出變成與COMP信號一樣時(shí)，比較器233使鎖存器217復(fù)位，拒絕終止PWM循環(huán)的PWM信號。具體而言，在鎖存器217的Q4輸出被拉低時(shí)，門控邏輯電路219關(guān)斷放大器221而關(guān)閉開關(guān)Q1，又接通放大器223而接通開關(guān)Q2。電阻器ROFS允許設(shè)計(jì)者編程控制器103內(nèi)參考信號REF的DC偏差，該REF信號在下面描述。
同時(shí)，根據(jù)時(shí)鐘信號的下一上升沿，加到PH_IN引腳的上升沿讓DFF209認(rèn)定其Q2輸出高，該高的Q2輸出使DFF211在時(shí)鐘信號下一下降沿(或CLOCKB的下一上升沿)認(rèn)定其Q3輸出高。假定NFET205被接通，則DFF211的Q3輸出把PH_OUT引腳驅(qū)高，這就啟動了同樣的事件序列，在級聯(lián)配置的轉(zhuǎn)換器100的下一穩(wěn)壓器105中啟動一次PWM電源循環(huán)。下一穩(wěn)壓器105在其PH_IN引腳與變低的時(shí)鐘信號同步地被拉高后，幾乎立即啟動其PWM循環(huán)，而且對通過DFF209與211因時(shí)鐘信號同步地傳到下一器件的PH_OUT引腳的數(shù)字信號而言，該時(shí)鐘信號必須變高再變低。穩(wěn)壓器105以連續(xù)的次序被每次激活一次，并在環(huán)形配置內(nèi)如此重復(fù)，例如3號穩(wěn)壓器的下一次循環(huán)要到被來自2號穩(wěn)壓器的PH_OUT引腳觸發(fā)才開始，依此類推。在各穩(wěn)壓器105收到PH_IN信號并發(fā)出PH_OUT信號時(shí)，便出現(xiàn)一次全循環(huán)。若時(shí)鐘信號正工作于頻率FCL，則N通路多相轉(zhuǎn)換器100的開關(guān)頻率FSW為FCL/N，其中正向的斜線“/”指分度。為對N個(gè)穩(wěn)壓器105獲得期望的開關(guān)頻率FSW，時(shí)鐘信號用頻率FCL＝N×FSW編程，“×”號指乘法。
上電故障與激活邏輯電路201、鎖存器203、NFET205和“與門”210與215在各穩(wěn)壓器105中構(gòu)成一啟動電路，只在跟隨PH_IN引腳變高的時(shí)鐘信號的第一負(fù)性成下降沿之后，才使PH_OUT引腳同步地級聯(lián)操作。注意，穩(wěn)壓器105響應(yīng)于時(shí)鐘信號變低而認(rèn)定其PH_OUT高，因而下一器件的PH_IN通過DFF209按CLOCK下一上升沿計(jì)時(shí)，再通過DFF211按緊跟的CLOCK下降沿計(jì)時(shí)。這樣在PH_IN被認(rèn)定高之后，PH_OUT引腳被認(rèn)定高一次CLOCK循環(huán)。在時(shí)鐘信號的第一脈沖之前，只有其PH_IN信號被電阻器109拉高的第一電流型穩(wěn)壓器105或通道1操作而啟動循環(huán)序列，之后，PH_OUT信號在第一序列期間被每次激活一次，然后穩(wěn)壓器105依次正常工作。在圖示例中，轉(zhuǎn)換器100包括N條通路，每條通路由一穩(wěn)壓器105和相應(yīng)的開關(guān)電路107構(gòu)成。為對指定的通道數(shù)N建立期望的FSW，該時(shí)鐘信號用目標(biāo)頻率FCL編程。各通道以獨(dú)立方式有效地操作，因而在前一通道仍然操作以驅(qū)動負(fù)載101時(shí)，可激活下一通道。時(shí)鐘信號使操作同步而在相間提供恒定的相分離，均勻地分配負(fù)載。這樣，各通道以同步與連續(xù)的方式被激活，盡管各通道是根據(jù)其自身的檢測狀態(tài)去激活的。
圖3是本發(fā)明一實(shí)施例的控制器103的示意圖。在一實(shí)施例中，控制器103被構(gòu)成獨(dú)立的芯片或IC，VCC和GND引腳分別耦接VCC源電壓與信號地GND。VSEN引腳耦接放大器301的非反相輸入，而放大器301的反相輸入耦接RGND引腳。放大器301檢測負(fù)載電壓VL，產(chǎn)生供給VDIFF引腳的輸出信號。放大器301還包括另一耦接OFST引腳的補(bǔ)償輸入(反相輸入)，以便通過ROFS電阻器值對REF信號的DC偏差作外部編程。在一實(shí)施例中，放大器301是一差分遙測放大器，可配置成單位增益放大器，如本領(lǐng)域技術(shù)人員所知。在圖示例中，VDIFF引腳耦接FB引腳，后者接誤差放大器303的反相輸入。軟啟動SS引腳耦接有軟啟動邏輯電路305的參考的輸入，軟啟動邏輯電路305的輸出向放大器303的非反相輸入提供REF信號。誤差放大器303的輸出耦接COMP引腳以提供COMP信號。如本領(lǐng)域技術(shù)人員所知，電容器CSS控制著啟動控制器103作PWM操作的軟啟動時(shí)間。
VCC和EN引腳耦接上電復(fù)位(POR)激活與故障邏輯電路307，后者的輸出耦接RDY引腳。初始化后(上電和/或復(fù)位)并對控制器103激活時(shí)，它認(rèn)定ROY引腳高，對各穩(wěn)壓器105激活能?？刂破?03還包括在CLOCK引腳上產(chǎn)生時(shí)鐘信號的時(shí)鐘發(fā)生器309，后者也經(jīng)FS引腳耦接電阻器RFS。在圖示例中，時(shí)鐘發(fā)生器309在FS引腳上置一恒定電壓，因而跨接連接FS引腳的電阻器RFS兩端。通過電阻器RFS產(chǎn)生的電流自時(shí)鐘發(fā)生器309流出，在時(shí)鐘信號上產(chǎn)生脈沖，頻率正比于從FS引腳流出的電流。這樣，時(shí)鐘信號的頻率即FCL反比于電阻器RFS的阻值。應(yīng)該理解，本領(lǐng)域技術(shù)人員知道可用其它方法生成和/或編程時(shí)鐘信號的頻率。
圖4是3通道(如N＝3)轉(zhuǎn)換器100的操作時(shí)序圖，相對時(shí)間繪出了第一通道(CH1)的ON信號、時(shí)鐘信號、CH1的PH_IN引腳(與通道3(CH3)的PH_OUT同)、CH1的PWM信號、CH1的PH_OUT引腳(與CH2的PH_IN引腳同)、CH2的PWM信號、CH2的PH_OUT引腳(與CH3的PH_IN引腳同)和CH3的PWM信號。ON信號在初始化期間的時(shí)刻TO先低，在下一時(shí)刻T1認(rèn)定為高而開始工作。在TO，ON信號為低，時(shí)鐘信號在振蕩，上拉電阻器109把PH_IN(CH1)和PH_OUT(CH3)引腳拉高。ON信號在時(shí)刻T1變高而開始工作，由于ON信號和PH_IN(CH1)引腳都為高(使鎖存器217置位)，故CH1的PWM信號幾乎立即變高而開始通道1的PWM循環(huán)。在時(shí)刻T2的時(shí)鐘信號下一個(gè)下降沿上，PH_IN(CH1)引腳變低而PH_OUT(CH1)引腳變高。在T3的CLOCK下一上升沿，通道2的PWM信號變高，啟動通道2的PWM循環(huán)。在T4的CLOCK下一下降沿，PH_OUT(CH1)引腳變低而PH_OUT(CH2)引腳變高，因而通道3的PWM信號在T5時(shí)的CLOCK下一上升沿變高，開始通道3的PWM循環(huán)。
操作以此方式進(jìn)行下去，在前一通道的PWM循環(huán)開始后，下一通道的PWM循環(huán)開始一次CLOCK循環(huán)。通道1的PWM信號陰影區(qū)和其它PWM信號的同類陰影區(qū)401，表示PWM循環(huán)的終止，這取決于各條通道的反饋狀態(tài)。對圖示的3通道配置，每一第三個(gè)時(shí)鐘信號下降沿都認(rèn)定各PH_IN引腳為高，并在一次CLOCK循環(huán)中保持高。在認(rèn)定了相應(yīng)的PH_IN引腳后，各通道的PWM信號在下一CLOCK上升沿開始。一般對N條通道而言，每個(gè)第N個(gè)下降沿把各PH_IN引腳認(rèn)定為高。
本領(lǐng)域的技術(shù)人員都知道圖示的該特定實(shí)施例有多種變化。例如，他們能認(rèn)任何方式配置時(shí)鐘發(fā)生器309以提供可編程或固定的合適的時(shí)鐘信號功能，比如把時(shí)鐘發(fā)生器309配置成應(yīng)用經(jīng)FS引腳耦接的電容器或其它元件而不同電阻器RFS，也可把它配置成有一定延遲，可配置成具有內(nèi)部可編程機(jī)理以編程期望的時(shí)鐘信號頻率。圖示實(shí)施例檢測通過輸出電感器L的峰電流，把它作為控制各PWM循環(huán)的輸出控制狀態(tài)。在該峰電流方法中，每次PWM循環(huán)由數(shù)字邏輯電路啟動，根據(jù)控制狀態(tài)終止?？梢栽O(shè)想出許多其它方法，諸如其它電流法或基于檢測電壓狀態(tài)的方法，檢測不是檢測輸出電感器L的電流或電壓。其它電流法包括平均電流型或谷值電流型，如在谷值電流型中，每次PWM循環(huán)由與低的或谷值電流有關(guān)的輸出控制信號啟動，由邏輯信號或狀態(tài)終止。本發(fā)明不限于任一特定的PWM控制法。
本發(fā)明諸實(shí)施例的計(jì)時(shí)式可級聯(lián)穩(wěn)壓器，為在多相DC-DC轉(zhuǎn)換系統(tǒng)中級聯(lián)任意相數(shù)提供了一種低成本的方法?？杉壜?lián)穩(wěn)壓器與兩種數(shù)字信號同步，包括公共時(shí)鐘信號和從一個(gè)穩(wěn)壓器到下一個(gè)穩(wěn)壓器級聯(lián)的數(shù)字信號。各穩(wěn)壓器包括數(shù)控的邏輯電路，可接收時(shí)鐘信號和數(shù)字輸入信號以控制每次PWM循環(huán)，并產(chǎn)生數(shù)字輸出信號以控制級聯(lián)穩(wěn)壓器鏈中下一穩(wěn)壓器的PWM循環(huán)。公共時(shí)鐘信號使諸通道相互同步，保證通道間一致的相分離。
與應(yīng)用公共模擬信號的原有方法相比，簡單的數(shù)字接口提供了高水平的抗擾性。數(shù)字信號不易產(chǎn)生同類的信號劣化或噪聲敏感性，因而實(shí)際上不限制相數(shù)或穩(wěn)壓器間的物理分離。與相計(jì)數(shù)相對低的原有技術(shù)相比，因可級聯(lián)任意數(shù)量的穩(wěn)壓器，故相計(jì)數(shù)可以任選。通過對時(shí)鐘信號頻率FCL＝N×FSW編程，可得到任一合適的目標(biāo)開關(guān)頻率FSW。
還有其它一些優(yōu)點(diǎn)，如獨(dú)特的節(jié)電模式，任一或多個(gè)穩(wěn)壓器都可臨時(shí)暫停或在低功率期間關(guān)閉。在另一節(jié)電配置中，時(shí)鐘信號被重新編程而保持FSW。第一種方法要用附加控制電路對時(shí)鐘信號頻率再編程。在又一節(jié)電配置中，暫停裝置的鐘控延遲保持激活，而輸出開關(guān)電路被禁止。這第二種方法導(dǎo)致脈動電壓增大，因?yàn)閷敵鲭妷浩鹱饔玫钠骷苌?，但在很少考慮脈動的低功率周期內(nèi)應(yīng)用是適宜的。另在第二種方法中，例如通過暫停每隔1個(gè)器件，形成對稱輸出脈動，可選用經(jīng)暫停的特定器件來優(yōu)化結(jié)果。
雖然參照一些較佳型式詳述了本發(fā)明，但可設(shè)想出其它的型式與變型。本領(lǐng)域技術(shù)人員明白，根據(jù)揭示的理念和實(shí)施例，很容易設(shè)計(jì)出實(shí)現(xiàn)同樣發(fā)明目的的其它結(jié)構(gòu)而不違背本發(fā)明的精神和范圍。
權(quán)利要求
1.一種計(jì)時(shí)式可級聯(lián)電源穩(wěn)壓器，其特征在于包括同步邏輯電路，用于接收時(shí)鐘信號，并按認(rèn)定的數(shù)字輸入信號認(rèn)定與所述時(shí)鐘信號同步的數(shù)字輸出信號；和PWM控制邏輯電路，用于按所述數(shù)字輸入信號和輸出控制狀態(tài)控制每次PWM循環(huán)。
2.如權(quán)利要求1所述的計(jì)時(shí)式可級聯(lián)電源穩(wěn)壓器，其特征在于，所述PWM控制邏輯電路包括PWM邏輯電路，用于按所述數(shù)字輸入信號啟動PWM循環(huán)，并按復(fù)位信號終止所述PWM循環(huán)；和耦接所述PWM邏輯電路的反饋檢測邏輯電路，用于在符合所述輸出控制狀態(tài)時(shí)認(rèn)定所述復(fù)位信號。
3.如權(quán)利要求2所述的計(jì)時(shí)式可級聯(lián)電源穩(wěn)壓器，其特征在于，所述PWM邏輯電路包括鎖存器，可按所述數(shù)字輸入信號置位，按所述復(fù)位信號復(fù)位；耦接所述鎖存器的門控邏輯電路，可提供至少一個(gè)PWM激活信號；和至少一個(gè)響應(yīng)于所述至少一個(gè)PWM激活信號的驅(qū)動放大器。
4.如權(quán)利要求2所述的計(jì)時(shí)或可級聯(lián)電源穩(wěn)壓器，其特征在于，所述反饋檢測邏輯電路包括檢測放大器，可檢測輸出電流和認(rèn)定檢測信號；和比較器，可將所述檢測信號與反饋參考信號作比較，確定所述輸出控制狀態(tài)。
5.如權(quán)利要求1所述的計(jì)時(shí)式可級聯(lián)電源穩(wěn)壓器，其特征在于還包括啟動邏輯電路，在初始化期間禁止同步級聯(lián)操作。
6.如權(quán)利要求1所述的計(jì)時(shí)式可級聯(lián)電源穩(wěn)壓器，其特征在于，所述同步邏輯電路包括響應(yīng)于所述時(shí)鐘信號和所述數(shù)字輸入信號的級聯(lián)觸發(fā)器。
7.如權(quán)利要求1所述的計(jì)時(shí)式可級聯(lián)電源穩(wěn)壓器，其特征在于還包括耦接成下拉所述數(shù)字輸出信號的弱下拉器件，除非被來自另一穩(wěn)壓器的數(shù)字輸出信號驅(qū)高。
8.一種多相電源轉(zhuǎn)換器，其特征在于包括多個(gè)以級聯(lián)結(jié)構(gòu)耦接的穩(wěn)壓器，各穩(wěn)壓器包括接收時(shí)鐘信號和來自前一穩(wěn)壓器的數(shù)字開始輸入信號的同步邏輯電路，可按所述數(shù)字開始輸入信號向下一穩(wěn)壓器提供與所述時(shí)鐘信號同步的數(shù)字開始輸出信號；和PWM控制電路，可按認(rèn)定的所述數(shù)字開始輸入信號并基于符合輸出狀態(tài)而控制PWM輸出；多個(gè)開關(guān)電路，各自具有耦接所述多個(gè)穩(wěn)壓器中相應(yīng)一個(gè)的PWM輸出的輸入端、驅(qū)動公共DC輸出電壓的輸出端和接所述相應(yīng)穩(wěn)壓器的PWM控制電路的檢測輸出端；和控制器，可檢測所述DC輸出電壓，向所述相應(yīng)穩(wěn)壓器的所述PWM控制電路提供補(bǔ)償信號，并提供所述時(shí)鐘信號。
9.如權(quán)利要求8所述的多相電源轉(zhuǎn)換器，其特征在于，所述PWM控制電路包括PWM邏輯電路，可按認(rèn)定的所述數(shù)字開始輸入信號和復(fù)位信號控制所述PWM輸出；和耦接所述PWM邏輯電路的反饋檢測邏輯電路，可按所述補(bǔ)償信號和所述多個(gè)開關(guān)電路中相應(yīng)一個(gè)的所述檢測輸出認(rèn)定所述復(fù)位信號。
10.如權(quán)利要求9所述的多相電源轉(zhuǎn)換器，其特征在于，所述PWM邏輯電路包括門控邏輯電路和至少一個(gè)驅(qū)動放大器。
11.如權(quán)利要求9所述的多相電源轉(zhuǎn)換器，其特征在于，所述反饋檢測邏輯電路包括檢測放大器，具有一輸出端和一耦接所述相應(yīng)開關(guān)電路的所述檢測輸出的輸入端；和比較器，具有接收所述補(bǔ)償信號的第一輸入端、耦接所述檢測放大器的所述輸出的第二輸入端，和提供所述復(fù)位信號的輸出端。
12.如權(quán)利要求8所述的多相電源轉(zhuǎn)換器，其特征在于，所述多個(gè)開關(guān)電路各自包括第一與第二開關(guān)，具有串接在一結(jié)點(diǎn)的電流端子和耦接所述相應(yīng)穩(wěn)壓器的所述PWM輸出的控制輸入端；耦接在所述結(jié)點(diǎn)與所述DC輸出電壓之間的輸出電感器；和檢測電路，可檢測所述輸出電感器的電流，提供所述檢測輸出。
13.如權(quán)利要求8所述的多相電源轉(zhuǎn)換器，其特征在于，所述控制器包括檢測放大器，具有耦接所述DC輸出電壓的輸入端和提供輸出檢測信號的輸出端；誤差放大器，可將所述輸出檢測信號與參考信號作比較，提供所述補(bǔ)償信號；和產(chǎn)生所述時(shí)鐘信號的時(shí)鐘電路。
14.如權(quán)利要求8所述的多相電源轉(zhuǎn)換器，其特征在于，所述多個(gè)穩(wěn)壓器包括N個(gè)耦接成菊花鏈結(jié)構(gòu)的穩(wěn)壓器，通過編程頻率為N×FSW的所述時(shí)鐘信號得到選擇的開關(guān)頻率FSN。
15.如權(quán)利要求8所述的多相電源轉(zhuǎn)換器，其特征在于還包括一上拉器，它被耦接成先拉高所述多個(gè)穩(wěn)壓器中第一個(gè)的數(shù)字開始輸入信號。
16.一種控制多相轉(zhuǎn)換器中多個(gè)計(jì)時(shí)式可級聯(lián)穩(wěn)壓器中每一個(gè)的方法，其特征在于包括把各穩(wěn)壓器的數(shù)字輸出耦接到另一穩(wěn)壓器的數(shù)字輸入端；對各穩(wěn)壓器的時(shí)鐘入端提供公共時(shí)鐘信號；響應(yīng)于數(shù)字輸入端接收的數(shù)字輸入信號，在數(shù)字輸出端上提供與公共時(shí)鐘信號同步的數(shù)字輸出信號；和按接收的數(shù)字輸入信號和檢測的輸出狀態(tài)控制PWM循環(huán)。
17.如權(quán)利要求16所述的方法，其特征在于還包括通過把公共時(shí)鐘信號頻率編程到N×FSW來編程帶N個(gè)穩(wěn)壓器的多相轉(zhuǎn)換器的開關(guān)頻率FSW。
18.如權(quán)利要求16所述的方法，其特征在于還包括檢測輸出電流狀態(tài)，產(chǎn)生檢測信號；和對檢測信號與補(bǔ)償信號作比較。
19.如權(quán)利要求18所述的方法，其特征在于，所述檢測輸出電流狀態(tài)包括檢測通過輸出電感器的峰電流。
20.如權(quán)利要求18所述的方法，其特征在于還包括設(shè)置一中央控制器，用于檢測輸出電壓狀態(tài)，向各穩(wěn)壓器提供補(bǔ)償信號與時(shí)鐘信號。
全文摘要
計(jì)時(shí)式可級聯(lián)電源穩(wěn)壓器包括同步邏輯電路和PWM控制邏輯電路，前者接收時(shí)鐘信號并按認(rèn)定的數(shù)字輸入信號認(rèn)定與該時(shí)鐘信號同步的數(shù)字輸出信號，后者按數(shù)字輸入信號和輸出控制狀態(tài)控制PWM循環(huán)。該穩(wěn)壓器可單獨(dú)使用，或與其它同類穩(wěn)壓器級聯(lián)成多通道的多相電源轉(zhuǎn)換器。計(jì)時(shí)式可級聯(lián)穩(wěn)壓器在通道間用數(shù)字信號聯(lián)系，數(shù)字信號不像模擬信號易受同類信號劣化或噪聲敏感的影響。在級聯(lián)結(jié)構(gòu)中，所有通道有一公共時(shí)鐘，保證通道間的相分離在公共時(shí)鐘的偏差容限內(nèi)是對稱的。
文檔編號H02M3/10GK1609742SQ20041008827
公開日2005年4月27日 申請日期2004年10月20日 優(yōu)先權(quán)日2003年10月20日
發(fā)明者M·B·哈里斯, M·M·瓦爾特斯 申請人:英特賽爾美國股份有限公司