一種超結(jié)mosfet的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及功率半導(dǎo)體技術(shù)，特別涉及一種超結(jié)MOSFET。
【背景技術(shù)】
[0002]功率MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)以其具有開關(guān)速度高、開關(guān)損耗低、驅(qū)動(dòng)損耗低等優(yōu)點(diǎn)，在各種功率變換特別是在高頻功率變換中起著重要作用。非箝位感性負(fù)載下的開關(guān)過程(Unclamped Inductive Switching，UIS)通常被認(rèn)為是功率器件在系統(tǒng)應(yīng)用中所能遭遇的最極端電應(yīng)力情況。因?yàn)樵诨芈穼?dǎo)通時(shí)存儲(chǔ)在電感中的能量必須在關(guān)斷瞬間全部由功率器件釋放，同時(shí)施加于功率器件的高電壓和大電流極易造成器件失效。雪崩耐量是衡量器件抗UIS能力的重要參數(shù)。
[0003]功率MOSFET的UIS失效模式主要有兩種:一種是功率MOSFET的寄生三極管(BJT)導(dǎo)通損壞，另一種是熱損壞。寄生BJT導(dǎo)通損壞是指當(dāng)反向大電流流過器件基區(qū)時(shí)，會(huì)使得基區(qū)溫度升高，而基區(qū)電阻為正溫度特性，從而降落在基區(qū)的壓降增大，如果該壓降增大至接近寄生BJT的基區(qū)和發(fā)射極之間的自建電勢(shì)，將會(huì)導(dǎo)致寄生BJT開啟。開啟的BJT會(huì)進(jìn)一步的放大流過基區(qū)的大電流，進(jìn)而使結(jié)溫升高，形成一個(gè)正反饋，最后導(dǎo)致器件過熱而失效。熱損壞是指功率MOSFET工作在大功率情況下，導(dǎo)致結(jié)溫升高，當(dāng)器件某薄弱部分的結(jié)溫升高到器件材料所允許的最大值時(shí)，將會(huì)因?yàn)檫^熱而失效。針對(duì)前一種功率MOSFET失效模式，抑制寄生B JT的開啟便可提高功率MOSFET的可靠性，通常適當(dāng)增大MOSFET源區(qū)下體區(qū)摻雜濃度，減低寄生BJT基區(qū)電阻，抑制其開啟。而對(duì)于后一種功率MOSFET失效模式，可適當(dāng)優(yōu)化設(shè)計(jì)，減少器件的弱單元(薄弱區(qū))或者縮短雪崩擊穿電流的路徑，減少器件的發(fā)熱量，減少UIS失效的概率。
[0004]具有超結(jié)結(jié)構(gòu)的功率MOSFET器件是當(dāng)代重要的功率器件之一，其基本原理是電荷平衡原理，通過在傳統(tǒng)MOSFET的輕摻雜漂移區(qū)引入重?fù)诫s交錯(cuò)排列的P、N柱，大大的改善了傳統(tǒng)MOSFET擊穿電壓和導(dǎo)通電阻之間的矛盾關(guān)系，因而其在功率系統(tǒng)中獲得了廣泛的應(yīng)用。UIS失效已逐漸成為功率MOSFET最主要的安全殺手之一，傳統(tǒng)的超結(jié)MOSFET器件雖然有效的解決了擊穿電壓和導(dǎo)通電阻之間的矛盾關(guān)系，但其在抗UIS失效性能等方面上還存在很多問題。

【發(fā)明內(nèi)容】

[0005]雪崩耐量是超結(jié)MOSFET器件可靠性的重要指標(biāo)。相比于雪崩擊穿點(diǎn)位于終端處的情況，當(dāng)雪崩擊穿點(diǎn)在器件有源區(qū)時(shí)，雪崩電流可通過源極接觸泄放，電流泄放通路較寬，可以較好的避免熱損壞的失效模式;但是雪崩擊穿點(diǎn)在器件有源區(qū)帶來的問題是:雪崩電流將流經(jīng)元胞寄生BJT的基極電阻，有可能造成寄生BJT的開啟(如圖1所示)，同樣可能影響器件的雪崩耐量。
[0006]本發(fā)明所要解決的問題是:既保證雪崩擊穿點(diǎn)位于器件有源區(qū)，又能抑制超結(jié)MOSFET元胞的寄生BJT開啟，提高器件的可靠性。
[0007]本發(fā)明的技術(shù)方案:一種超結(jié)MOSFET，其元胞結(jié)構(gòu)包括N+襯底2和位于N+襯底2上表面的N型外延區(qū)3;所述N+襯底2的下表面具有金屬漏電極I;所述N型外延區(qū)3上表面具有源電極11;所述源電極11中具有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)由多晶硅柵電極9和位于多晶硅柵電極9外圍的柵氧化層10構(gòu)成，所述柵氧化層10的下表面與N型外延區(qū)3的上表面連接;所述N型外延區(qū)3中具有第一 P型柱4，所述第一 P型柱4的下表面與N+襯底2的上表面連接;所述第一 P型柱4與源電極11之間具有第一 P型體區(qū)6，第一 P型體區(qū)6分別與第一 P型柱4和源電極11接觸;所述第一 P型體區(qū)6上層具有N+有源區(qū)8和第一 P+接觸區(qū)7，所述第一 P+接觸區(qū)7位于N+有源區(qū)8之間；其特征在于，所述N型外延區(qū)3中還具有第二 P型柱5，所述第二 P型柱5與源電極11之間具有第二 P型體區(qū)61，所述第二 P型體區(qū)61分別與第二 P型柱5和源電極11接觸;所述第二 P型體區(qū)61上層具有第二 P+接觸區(qū)71。
[0008]本發(fā)明總的技術(shù)方案，與常規(guī)超結(jié)MOSFET的區(qū)別在于:在一個(gè)或多個(gè)常規(guī)超結(jié)元胞旁邊設(shè)置一個(gè)由第二P型柱5構(gòu)成的偽元胞，該偽元胞不含N+有源區(qū)，且P柱長(zhǎng)度相比正常元胞適當(dāng)縮短(如圖2所示)；或者其P柱長(zhǎng)度和正常元胞一樣，但底部靠近襯底處存在一個(gè)摻雜濃度相對(duì)較高的區(qū)域(如圖3所示)；或者P柱整體摻雜濃度略高于其他元胞的P柱(如圖4所示)。當(dāng)發(fā)生雪崩擊穿時(shí)，偽元胞的擊穿電壓將比正常元胞略低，雪崩擊穿點(diǎn)將被限定在偽元胞處，雪崩電流將通過偽元胞的源電極流出。由于偽元胞不含N+有源區(qū)，不存在寄生BJT，就避免了寄生BJT的導(dǎo)通，因此能夠提高超結(jié)MOSFET器件的雪崩耐量和可靠性。
[0009]進(jìn)一步的，所述第二P型柱5的摻雜濃度等于第一P型柱4，第二P型柱5的摻雜深度小于第一 P型柱4。
[0010]進(jìn)一步的，所述第二P型柱5與N+襯底2之間具有P型高摻雜區(qū)12，P型高摻雜區(qū)12分別與第二 P型柱5和N+襯底2接觸。
[0011]進(jìn)一步的，所述第二P型柱5的摻雜濃度大于第一P型柱4，第二P型柱5的摻雜深度等于第一 P型柱4。
[0012]進(jìn)一步的，所述第一P型體區(qū)6的摻雜濃度和結(jié)深與第二P型體區(qū)61完全相同。
[0013]本發(fā)明的有益效果為，通過適當(dāng)降低偽元胞的雪崩擊穿電壓限定了器件有源區(qū)內(nèi)的雪崩擊穿點(diǎn)；通過無(wú)N+有源區(qū)的偽元胞設(shè)計(jì)有效的抑制了寄生三極管開啟，提高了器件的抗UIS失效能力，提高了器件的可靠性。
【附圖說明】
[0014]圖1是常規(guī)超結(jié)MOSFET器件元胞剖面結(jié)構(gòu)、其寄生BJT和雪崩電流路徑示意圖；
[0015]圖2是實(shí)施例1的結(jié)構(gòu)示意圖，圖中包括具有偽元胞的超結(jié)MOSFET器件元胞剖面結(jié)構(gòu)、雪崩擊穿電流路徑和雪崩擊穿點(diǎn)示意圖。其中，I是器件正常元胞區(qū)，Π是偽元胞；
[0016]圖3是實(shí)施例2的結(jié)構(gòu)示意圖，圖中包括具有偽元胞的超結(jié)MOSFET器件元胞剖面結(jié)構(gòu)、雪崩擊穿電流路徑和雪崩擊穿點(diǎn)示意圖。其中，I是器件正常元胞區(qū)，Π是偽元胞；
[0017]圖4是實(shí)施例3的結(jié)構(gòu)示意圖，圖中包括具有偽元胞的超結(jié)MOSFET器件元胞剖面結(jié)構(gòu)、雪崩擊穿電流路徑和雪崩擊穿點(diǎn)示意圖。其中，I是器件正常元胞區(qū)，Π是偽元胞；
[0018]圖5是本發(fā)明提出實(shí)施例中，正常元胞和偽元胞的一種版圖布局。正常元胞和偽元胞的數(shù)目比為1:1;
[0019]圖6是本發(fā)明提出實(shí)施例中，正常元胞和偽元胞的另一種版圖布局。正常元胞和偽元胞的數(shù)目比為8:1;
[0020]其中，帶箭頭的粗線表示雪崩電流路徑，虛線圈位置為器件擊穿點(diǎn)所在位置，圖中還包括寄生三極管。
【具體實(shí)施方式】
[0021]下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述
[0022]本發(fā)明的一種超結(jié)MOSFET，其元胞結(jié)構(gòu)包括N+襯底2和位于N+襯底2上表面的N型外延區(qū)3;所述N+襯底2的下表面具有金屬漏電極I;所述N型外延區(qū)3上表面具有源電極11;所述源電極11中具有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)由多晶硅柵電極9和位于多晶硅柵電極9外圍的柵氧化層10構(gòu)成，所述柵氧化層10的下表面與N型外延區(qū)3的上表面連接;所述N型外延區(qū)3中具有第一 P型柱4，所述第一 P型柱4的下表面與N+襯底2的上表面連接;所述第一 P型柱4與源電極11之間具有第一 P型體區(qū)6，第一 P型體區(qū)6分別與第一 P型柱4和源電極11接觸;所述第一 P型體區(qū)6上層具有N+有源區(qū)8和第一 P+接觸區(qū)7，所述第一 P+接觸區(qū)7位于N+有源區(qū)8之間；其特征在于，所述N型外延區(qū)3中還具有第二 P型柱5，所述第二 P型柱5與源電極11之間具有第二 P型體區(qū)61，所述第二 P型體區(qū)61分別與第二 P型柱5和源電極11接觸;所述第二 P型體區(qū)61上層具有第二 P+接觸區(qū)71。
[0023]本發(fā)明的工作原理:
[0024]當(dāng)超結(jié)MOSFET器件處在阻斷狀態(tài)(柵極和源極接地，漏極接高壓)時(shí)，擊穿電壓由電荷補(bǔ)償區(qū)的超結(jié)結(jié)構(gòu)承受。圖1為普通超結(jié)MOSFET器件元胞結(jié)構(gòu)示意圖，當(dāng)器件發(fā)生雪崩擊穿時(shí)，擊穿點(diǎn)位置隨機(jī)出現(xiàn)在任意元胞，雪崩電流(示意圖中只顯示了一條雪崩電流路徑)將從擊穿點(diǎn)流過寄生BJT的基區(qū)最終到達(dá)器件源極，雪崩電流流經(jīng)元胞體區(qū)時(shí)有可能造成寄生三極管開啟。
[0025]實(shí)施例1
[0026]如圖2所示，本例包括正常元胞區(qū)1(圖中只顯示一個(gè)元胞)和偽元胞Π ;所述正常元胞區(qū)I和偽元胞Π共用相同的金屬漏電極1、金屬漏電極I之上是N+襯底2、位于N+襯底2之上是N外延區(qū)3;N外延區(qū)3中有正常元胞中的第一 P型柱4和偽元胞中的第二 P型柱5;正常元胞的第一 P型柱4與N外延層3滿足電荷平衡，第一P型柱4頂部是第