CdS基肖特基型探測器芯片鈍化膜的制備方法
【技術領域】
[0001]本發(fā)明涉及鈍化膜的制備方法，特別涉及一種CdS基肖特基型探測器芯片鈍化膜的制備方法。
【背景技術】
[0002]CdS基肖特基型器件是一種基于光伏效應的近紫外及部分可見光探測器件，它在體晶CdS材料基礎上完成工藝制備，CdS基肖特基型器件制備過程的每個步驟得到的物質結構示意圖如圖1所示，其中步驟a為將體晶CdS材料進行清洗后腐蝕去除損傷層;步驟b為生長歐姆接觸金屬層;步驟c為制備鈍化膜;步驟d為生長Pt肖特基金屬層;步驟e為濺射Cr/Au金屬電極完成器件。
[0003]CdS基肖特基型器件具有高紅外透過率、響應速度快、探測率高等特點。在軍用制導領域具有重要的應用。
[0004]如何控制鈍化膜層與CdS基底、鈍化膜層與金屬膜層的結合強度是CdS基肖特基型器件制備工藝的難點之一。目前鈍化膜層的生長一般采用等離子體增強型化學氣相淀積PECVD工藝。PECVD淀積的SixNy膜層具有高介電常數(shù)、高絕緣強度、低損傷，對可動離子和水汽等具有良好的阻擋能力等特點，但多數(shù)PECVD的鈍化膜都存在較大的機械應力，導致其與CdS基底、金屬膜層等結合強度差，在經歷高低溫沖擊后脫落、器件失效。
[0005]消除PECVD的SixNy膜層應力通常采用S12和SixNy復合膜層的方法，將適當厚度的兩種應力性質相反的鈍化膜淀積在一起，兩種應力相互抵消，就形成了一種低應力的復合鈍化膜。雖然該方法可以增強鈍化層與CdS的結合強度，但PECVD生產的Si化物膜層與CdS器件肖特基接觸用的金屬Pt層結合強度低，可靠性差，所以這種方法不適合CdS肖特基型器件的制造。

【發(fā)明內容】

[0006]鑒于上述問題，本發(fā)明提供了一種CdS基肖特基型探測器芯片鈍化膜的制備方法，能夠實現(xiàn)鈍化膜層與CdS基底材料、金屬膜層的牢固結合，且工藝簡便。
[0007]本發(fā)明提供一種CdS基肖特基型探測器芯片鈍化膜的制備方法，采用ZnS為材料，通過磁控濺工藝設備制備CdS基肖特基型探測器芯片鈍化膜。
[0008]本發(fā)明有益效果如下:
[0009]本發(fā)明實施例采用ZnS為材料，通過磁控濺射工藝設備制備CdS基肖特基型探測器芯片鈍化膜，解決了現(xiàn)有技術中鈍化膜的制備方法不適用于CdS基肖特基型器件的問題，能夠實現(xiàn)鈍化膜層與CdS基底材料、金屬膜層的牢固結合，且工藝簡便，重復性好，可靠性高。
【附圖說明】
[0010]圖1為現(xiàn)有技術中CdS基肖特基器件制備過程的每個步驟得到的物質結構示意圖；
[0011]圖2為本發(fā)明實施例的CdS基肖特基型器件的1-V測試曲線圖；
[0012]圖3為對比例中CdS基肖特基型器件的1-V測試曲線圖。
【具體實施方式】
[0013]為了解決現(xiàn)有技術中鈍化膜的制備方法不適用于CdS肖特基型器件的問題，本發(fā)明提供了一種CdS基肖特基探測器芯片鈍化膜的制備方法，以下結合附圖以及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不限定本發(fā)明。
[0014]根據(jù)發(fā)明的實施例，提供了一種CdS基肖特基型探測器芯片鈍化膜的制備方法，采用ZnS為材料，通過磁控濺射工藝設備制備CdS基肖特基型探測器芯片鈍化膜。在利用本發(fā)明實施例的CdS基肖特基型探測器芯片鈍化膜的制備方法制備CdS基肖特基型器件時，其余步驟的操作與現(xiàn)有技術相同，例如圖1中的步驟a、步驟b、步驟d和步驟e，在此不做特殊限定。
[0015]具體的，所述磁控濺射工藝設備的參數(shù)設置為:真空度a:a< 3.0X10—6t0rr，溫度:3 O °C?5 O °C，射頻功率:12 O?18 O W。在本發(fā)明實施例中所述磁控濺射工藝設備為美國Denton公司的型號為Explorer 14的磁控派射設備。
[0016]更加具體的，所述磁控濺射工藝設備的參數(shù)進一步設置為:預濺射時間:300?500s，旋轉:10?40%，Ar氣流量:20?40sccm，濺射速率:21?22nm/min，降溫時間b:b230mino
[0017]優(yōu)選地，所述磁控濺射工藝設備的參數(shù)設置為:
[0018]真空度a:3.0X 10—6torr；溫度:40°C ;預濺射時間:400s，射頻功率:120?180W，旋轉:20%，Ar氣流量:20sccm，派射速率21?22nm/min，降溫時間b: 30min。
[0019]更優(yōu)選碲，所述磁控濺射工藝設備的參數(shù)設置為:真空度a:3.0X10—6torr，溫度:40°C，預濺射時間:400s，射頻功率:150W，旋轉:20 %，Ar氣流量:20sccm，濺射速率:21.5nm/min，降溫時間b: 30min，這是一個經過多次實驗驗證，鈍化膜鈍化效果好，可靠性高的磁控濺射工藝設備的參數(shù)設置。
[0020]根據(jù)上述優(yōu)選的磁控濺射工藝設備的參數(shù)設置，制備得到CdS基肖特基型探測器芯片鈍化膜滿足器件設計要求，淀積的膜厚為200nm。
[0021]以ZnS為材料，利用上述優(yōu)選的磁控濺射工藝設備的參數(shù)設置制備得到CdS基肖特基型探測器芯片鈍化膜的基礎上，按照現(xiàn)有技術常規(guī)的方法完成步驟d生長Pt肖特基金屬層，和步驟e濺射Cr/Au金屬電極完成器件，制備得到CdS基肖特基型器件，對得到的CdS基肖特基型器件進行1-V測試，得到的CdS基肖特基型器件的伏安特性曲線圖，S卩1-V測試曲線圖如圖2所示，其中圖2-1為制備得到的初始的CdS基肖特基型器件的1-V測試曲線圖，圖2-2為經歷77K?373K溫度沖擊50次后的CdS基肖特基型器件的1-V測試曲線圖，由圖2可知，利用本發(fā)明實施例一種CdS基肖特基型探測器芯片鈍化膜的制備方法制備得到的探測器芯片鈍化膜層鈍化效果好，可靠性高，滿足了 CdS基肖特基型探測器芯片的設計制造要求。
[0022]對比例:
[0023]對比例與本發(fā)明實施例的區(qū)別僅在于磁控濺射工藝設備的參數(shù)設置不同，在對比例中所述磁控濺射工藝設備的參數(shù)設置為:真空度a: 3.0 X 10—，溫度:40°C，預濺射時間:400s，射頻功率:300W，旋轉:20 %，Ar氣流量:20sccm，濺射速率:43nm/min，降溫時間b:30mino
[0024]在對比例制備得到CdS基肖特基型探測器芯片鈍化膜的基礎上，按照本發(fā)明實施例的方法完成步驟d生長Pt肖特基金屬層，和步驟e濺射Cr/Au金屬電極完成器件，制備得到CdS基肖特基型器件，對得到的CdS基肖特基型器件進行1-V測試，得到的對比例中CdS基肖特基型器件的1-V測試曲線圖，如圖3所示，其開路電壓小，漏電流大，不滿足設計要求。
[0025]顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。
【主權項】
1.一種CdS基肖特基型探測器芯片鈍化膜的制備方法，其特征在于，采用ZnS為材料，通過磁控濺射工藝設備制備CdS基肖特基型探測器芯片鈍化膜。2.如權利要求1所述的制備方法，其特征在于，所述磁控濺射工藝設備的參數(shù)設置為: 真空度3:&<3.0\10—6切^溫度:30°(:?50°(:;射頻功率:120?18013.如權利要求2所述的制備方法，其特征在于，所述磁控濺射工藝設備的參數(shù)進一步設置為: 預濺射時間:300?500s，旋轉:10?40%，Ar氣流量:20?40sccm，濺射速率21?22nm/min，降溫時間b:b > 30min。4.如權利要求3所述的制備方法，其特征在于，所述磁控濺射工藝設備的參數(shù)設置為: 真空度a: 3.0 X 10-6torr ；溫度:40°C；預濺射時間:400s，射頻功率:120?180W，旋轉:20%，Ar氣流量:20sccm，派射速率21?22nm/min，降溫時間b:30min。5.如權利要求4所述的制備方法，其特征在于，所述磁控濺射工藝設備的參數(shù)設置為: 真空度a:3.0X 10-6torr ；溫度:40°C；預濺射時間:400s，射頻功率:150W，旋轉:20 %，Ar氣流量:208。011，派射速率21.5nm/min，降溫時間b: 30mino
【專利摘要】本發(fā)明涉及鈍化膜的制備方法，特別涉及一種CdS基肖特基型探測器芯片鈍化膜的制備方法，具體為采用ZnS為材料，通過磁控濺射工藝設備制備CdS基肖特基型探測器芯片鈍化膜，解決了現(xiàn)有技術中鈍化膜的制備方法不適用于CdS肖特基型器件的問題，能夠實現(xiàn)鈍化膜層與CdS基底材料、金屬膜層的牢固結合，且工藝簡便，重復性好，可靠性高。
【IPC分類】H01L31/18, H01L21/56
【公開號】CN105576078
【申請?zhí)枴緾N201511018984
【發(fā)明人】李忠賀
【申請人】中國電子科技集團公司第十一研究所
【公開日】2016年5月11日
【申請日】2015年12月29日