固態(tài)成像裝置及其制造方法和電子設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及固態(tài)成像裝置及其制造方法和電子設(shè)備，更加特別地，涉及能夠適當(dāng)?shù)禺a(chǎn)生微小像素信號的固態(tài)成像裝置及其制造方法和電子設(shè)備。
【背景技術(shù)】
[0002]圖像傳感器等半導(dǎo)體裝置的制造過程包括將形成有成像元件的半導(dǎo)體基板接合至其它的半導(dǎo)體基板或玻璃基板等的工序。
[0003]—般而言，圖像傳感器等半導(dǎo)體裝置由對入射光進(jìn)行光電轉(zhuǎn)換的光電二極管(PD)、將光電轉(zhuǎn)換獲得的電子傳輸至ro(浮動擴(kuò)散)的晶體管(TG)、使累積于PD的電荷復(fù)位的晶體管(RST)、將與來自ro的電子相對應(yīng)的信號電壓放大的晶體管(AMP)和將信號電壓傳輸至后續(xù)級的晶體管(SEL)等構(gòu)成。RST、AMP和SEL晶體管也被稱為像素晶體管。
[0004]為了抑制微小像素信號中的噪聲產(chǎn)生等，期望諸如ro和像素晶體管等元件可以由單晶半導(dǎo)體材料形成。
[0005]這是因為，如果這些元件由多晶半導(dǎo)體材料形成，那么它們具有不均勻的顆粒尺寸和許多的陷阱(trap)，當(dāng)與微小像素信號相對應(yīng)的電子通過元件內(nèi)部時這會引起噪聲等。
[0006]此外，RST、AMP和SEL晶體管(被稱為像素晶體管)頻繁地導(dǎo)通/截止以生成像素信號。因此，像素晶體管需要具有良好的Ι-v特性。如果像素晶體管能夠被構(gòu)造為單晶元件，那么能夠獲得更好的1-V特性。
[0007]已經(jīng)提出了:對半導(dǎo)體基板上的FD利用半導(dǎo)體層的層疊技術(shù)，設(shè)置包含受光面與FD之間的遮光部的圖像傳感器(例如，參見專利文獻(xiàn)1)。
[0008]此外，例如，如果光在圖像傳感器的ro中被混合，那么在對半導(dǎo)體基板的ro區(qū)域進(jìn)行光電轉(zhuǎn)換時將造成噪聲等。因此，期望FD被遮光。
[0009]專利文獻(xiàn)1:日本專利申請?zhí)亻_第2010-212668號
[0010]非專利文獻(xiàn)1: H.Yamamoto ,H.1shihara , S.Furukawa, J.Appl.Phys., 25 ,667
(1986)0
[0011 ]非專利文獻(xiàn)2:T.J.Donahue以及Rief: J.Electrochem.Soc., 133,1961 (1986) 0
[0012]非專利文獻(xiàn)3:T.Takagi，Jpn.J.Appl.,64,3516(1988)。
[0013]非專利文獻(xiàn)4:Y.Kunii，M.Tabe以及Y.Sakakibara, Jpn.J.Appl.Phys., 26 ,1008
(1987)0
[0014]非專利文獻(xiàn)5:L.Csepregi，E.F.Kenedy，T.J.Gallagher，J.W.Mayerand，T.ff.Sigmon,J.Appl.Phys.,49,4234(1977)o
[0015]非專利文獻(xiàn)6:H.Ishihara,A.Tamba，H.Yamamoto , Jpn.J.Appl.Phys.,24, 513(1985)。
[0016]非專利文獻(xiàn)7:T.Dan，Appl.Phys.Lett.,53,2626(1988)。
[0017]非專利文獻(xiàn)8:H.Hirayama，Y.Tatsumi以及N.Aizaki,ΑρρΙ.Phys.Lett.,52,2242(1988)0
[0018]非專利文獻(xiàn)9:T.Rung，Y.KennethO以及 R.Reif，Appl.Phys.Lett.,52,1797
(1988)0
[0019]非專利文獻(xiàn)10:K.Yoneda, J.Sano,M.Michimoro ,Y.Morimoto ,S.Nakanishi以及
H.0gata,in proc.4th Int.0n SOI technology and device,D.N.Schmidt,Editor,PV90-6,p.421。
[0020]非專利文獻(xiàn)ll:TneElectrochemical Society Proceeding Series ,Pennington,NJ(1990)。
[0021 ]非專利文獻(xiàn)12:M.Moniwa，K.Kusuwada，E.Murakami，T.Warabisako以及M.Miyao,Appl.Phys.Lett.,52,1788(1988)。
[0022]非專利文獻(xiàn)13:Ueno，K.Suzuki ,K.1emura,KKawai ,T.MOrisawa,以及1.0hdomari ,in Proceeding of the Forth Internat1nal Symposiumon Si 1iconon InsulatorTechnology and Devices，PV90_6,427(1990)。
[0023]非專利文獻(xiàn)14:Y.Morimoto，S.Nakanishi，N.0da，T.Yami，H.Matuda，H.0gata以及K.Yoneda,J.Electrochem.Soc.,141,188(1994)。
[0024]非專利文獻(xiàn)15:M.Miyao,M.Moniwa,K.kusukawa以及W.Sike , J.Appl.Phys.,64,3018(1988)。

【發(fā)明內(nèi)容】

[0025 ]本發(fā)明要解決的技術(shù)問題
[0026 ]然而，使用專利文獻(xiàn)1的技術(shù)，難以使Π)被完全遮光。
[0027]因此，如果發(fā)出強(qiáng)的入射光，那么光到達(dá)ro且造成噪聲等。因此，不適合全局快門結(jié)構(gòu)。
[0028]在含有位于像素與像素晶體管之間的遮光膜的圖像傳感器中，期望所有像素、半導(dǎo)體元件(例如像素晶體管等)和ro具有均勻的性質(zhì)。因此，例如，期望其間設(shè)置有遮光膜的像素和半導(dǎo)體元件(例如像素晶體管等)等都由單晶半導(dǎo)體材料制成。然而，在常規(guī)技術(shù)中，難以由半導(dǎo)體單晶制造其中夾有遮光膜的圖像傳感器。
[0029]例如，專利文獻(xiàn)1已經(jīng)提出了這樣的技術(shù):其中，設(shè)置表面半導(dǎo)體層與導(dǎo)電層之間的界面、溝道區(qū)域與ro之間的界面和溝道層與介電層之間的界面，以此使其中夾有遮光膜的圖像傳感器盡可能地接近于半導(dǎo)體單晶(例如，參見專利文獻(xiàn)1的圖9)。
[0030]然而，例如，如果使用常規(guī)技術(shù)制造含有幾十萬像素的圖像傳感器，那么表面半導(dǎo)體層與導(dǎo)電層之間的接合界面被形成于這幾十萬像素中的大量的傳輸晶體管。關(guān)于接合界面的方向，接合界面被形成為平行于傳輸晶體管的柵極或被形成在傳輸晶體管的兩端部。
[0031]例如，如果接合界面被形成為平行于流經(jīng)傳輸晶體管的柵極和源極-漏極的溝道電流的方向，那么與ro并聯(lián)連接的電阻作為等效電路中的寄生電阻而存在(例如，參見專利文獻(xiàn)1的圖9)。
[0032]在這種情況下，PD內(nèi)時常產(chǎn)生泄漏電流且大的噪聲被混合于從PD傳輸來的信號中。尤其是在與圖像中的較暗的區(qū)域相對應(yīng)的像素中，噪聲明顯。
[0033]在常規(guī)技術(shù)中，由于由圖像傳感器中的幾十萬像素中的位于表面半導(dǎo)體層與導(dǎo)電層之間的許多接合位置導(dǎo)致的寄生電阻而產(chǎn)生了泄漏電流。因此，難以制造具有均勻性質(zhì)的圖像傳感器。
[0034]此外，例如，如果使用常規(guī)技術(shù)制造含有幾十萬像素的圖像傳感器，那么在幾十萬像素之中的許多像素晶體管和ro附近，晶體缺陷和接合界面形成于溝道區(qū)域與ro之間的界面或這些界面附近。
[0035]如果晶體缺陷或接合界面形成于ro中或ro附近，那么在等效電路中，從FD分支連接的電阻作為寄生電阻而存在。
[0036]在這種情況下，ro內(nèi)時常產(chǎn)生泄漏電流。此外，特別在與圖像的暗區(qū)域相對應(yīng)的像素中，噪聲明顯。
[0037]此外，在常規(guī)技術(shù)中，產(chǎn)生了由于由圖像傳感器的幾十萬像素中的位于許多溝道區(qū)域與FD之間的界面的或在這些界面附近的晶體缺陷或接合界面引起的寄生電阻而導(dǎo)致的泄漏電流。因此，難以制造具有均勻性質(zhì)的圖像傳感器。
[0038]此外，如上所述，在常規(guī)技術(shù)中，在圖像傳感器的幾十萬像素之中的位于溝道層與介電層之間的許多界面中，產(chǎn)生了由于界面引起的寄生電阻而導(dǎo)致的泄漏電流(例如，參見專利文獻(xiàn)1的圖13、16和17)。
[0039]例如，以專利文獻(xiàn)1的技術(shù)，已經(jīng)制造出這樣的裝置:其中，在傳輸晶體管的溝道中不存在晶體界面，TFT位于像素晶體管的溝道中且存在多晶硅晶體界面。
[0040]如果晶體界面位于像素晶體管(例如AMP等)中，那么AMP用作源極跟隨器，且因此即使AMP僅被短時間使用，晶體管的性質(zhì)也變化很大。因此，圖像傳感器性質(zhì)的偏差變大。
[0041]因此，像素晶體管變成多晶的。因此，難以獲得也適合于微小像素信號的良好的1-V特性。此外，多晶像素晶體管很有可能在每個像素的性能方面發(fā)生偏差，且例如，在例如圖像的顏色再現(xiàn)方面，圖像質(zhì)量劣化。
[0042]此外，如果例如使用專利文獻(xiàn)1的半導(dǎo)體層的層疊技術(shù)制造含有像素與像素晶體管之間的遮光膜的圖像傳感器，那么在所有像素、半導(dǎo)體元件(例如像素晶體管等)和ro等中不形成有接合界面。因此，難以由半導(dǎo)體單晶制造所述圖像傳感器。
[0043]半導(dǎo)體層直接層疊在導(dǎo)電層上且在水平方向上半導(dǎo)體層層疊在介電層上。因此，技術(shù)上難以形成這樣的大面積半導(dǎo)體層:該層在水平方向是寬大的且均一地形成晶體等(例如，參見專利文獻(xiàn)1的圖7、13和16)。
[0044]此外，根據(jù)非專利文獻(xiàn)1至14，為了實施專利文獻(xiàn)1的技術(shù)，例如，也能夠舉出下面的問題。
[0045]S卩，在介電層與單晶半導(dǎo)體層之間的界面中，晶體中發(fā)生層疊缺陷。此外，晶體缺陷發(fā)生于單晶材料在水平方向上彼此接觸的位置。此外，層疊的半導(dǎo)體層的膜厚度變得不平均。此外，水平方向?qū)盈B的半導(dǎo)體層的表面是非均勻的。此外，許多晶體缺陷發(fā)生于介電層與單晶半導(dǎo)體層之間的界面。此外，由于介電層的表面缺陷，在半導(dǎo)體層中很有可能發(fā)生位錯環(huán)或?qū)盈B缺陷。此外，在水平方向上的半導(dǎo)體層的厚度很有可能不平均。此外，為了制造晶體管，當(dāng)水平方向?qū)盈B的半導(dǎo)體層經(jīng)受熱氧化時，在熱氧化膜中很有可能產(chǎn)生晶體缺陷。此外，為了在水平方向上盡可能寬地形成大面積的半導(dǎo)體層，需要長時間在低溫下形成膜。
[0046]因此，已經(jīng)難以通過根據(jù)常規(guī)技術(shù)的制造方法由半導(dǎo)體單晶制造所有ro和像素晶體管。
[0047]此外，例如，如果使用專利文獻(xiàn)1所述的半導(dǎo)體層的層疊技術(shù)制造含有幾十萬像素的圖像傳感器，那么在許多傳輸晶體管中，在溝道層的柵極下方的非期望位置(不是設(shè)計者預(yù)期的位置)處形成了非專利文獻(xiàn)1至14報告的晶體界面和接合界面。
[0048]如果晶體界面和接合界面形成于傳輸晶體管的內(nèi)部，那么在等效電路中從溝道分支連接的電阻作為寄生電阻而存在。形成晶體界面和接合界面的位置是非期望的位置(不是設(shè)計者預(yù)期的位置)，且晶體界面和接合界面中的結(jié)晶性不均勻。因此，流經(jīng)此處的溝道電流是不均勻的。于是，傳輸晶體管的性質(zhì)差異很大，且因此圖像傳感器性質(zhì)的差異變大。
[0049]此外，在專利文獻(xiàn)1中，通過在表面半導(dǎo)體層內(nèi)形成光阻擋層，制造出了晶體管。在這種情況下，接合界面形成于表面半導(dǎo)體層與導(dǎo)電層之間的界面或?qū)щ妼优c半導(dǎo)體層之間的界面(參見專利文獻(xiàn)1的圖16)。
[0050]如果生成了由于由接合位置引起的寄生電阻而導(dǎo)致的泄漏電流，那么圖像傳感器難以具有均勻的性質(zhì)。
[0051]鑒于上述情況，公開了本發(fā)明，本發(fā)明能夠適當(dāng)?shù)禺a(chǎn)生微小像素信號。
[0052]技術(shù)問題的解決方案
[0053]本發(fā)明的第一方面是固態(tài)成像裝置，其包括:電荷累積部，所述電荷累積部形成于第一半導(dǎo)體基板且累積光電轉(zhuǎn)換的電荷；電荷保持部，所述電荷保持部形成于第二半導(dǎo)體基板且保持累積在所述電荷累積部中的電荷;和傳輸晶體管，所述傳輸晶體管形成于所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板且將累積在所述電荷累積部中的電荷傳輸至所述電荷保持部，其中，所述第一半導(dǎo)體基板與所述第二半導(dǎo)體基板之間的接合界面形成于所述傳輸晶體管的溝道內(nèi)。
[0054]所述傳輸晶體管可以形成為使得柵極端子貫通所述第一半導(dǎo)體基板且到達(dá)所述第二半導(dǎo)體基板。
[0055]所述接合界面可以被形成在所述傳輸晶體管的柵極端子的如下位置處:對于源極端子和漏極端子，所述位置更接近于所述漏極端子。
[0056]在所述固態(tài)成像裝置中，在所述第二半導(dǎo)體基板中，可以形成有像素晶體管，所述像素晶體管包括:放大晶體管，所述放大晶體管對與至少由所述電荷保持部保持的電荷相對應(yīng)的信號電壓進(jìn)行放大;復(fù)位晶體管，所述復(fù)位晶體管使由所述電荷保持部保持的電荷復(fù)位;和選擇晶體管，所述選擇晶體管選擇將被輸出至信號線的信號，所述信號與從所述電荷保持部讀出的電荷相對應(yīng)。
[0057]所述放大晶體管的柵極端子與所述電荷保持部可以通過硅連接。
[0058]可以形成有P型半導(dǎo)體區(qū)域作為將所述放大晶體管、所述復(fù)位晶體管和所述選擇晶體管連接的體接觸。
[005