一種半導(dǎo)體器件及其制作方法和電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制作方法和電子
目.ο
【背景技術(shù)】
[0002]隨著嵌入式存儲(chǔ)器制作工藝的不斷發(fā)展，只讀存儲(chǔ)器隧道氧化物(ETOX)閃存的尺寸減小到了 45nm，甚至更小的尺寸，ETOX閃存結(jié)構(gòu)包括核心區(qū)(cell)和外圍區(qū)(periphery) 0由于核心區(qū)的柵極密度大，尺寸小，因此很難在核心區(qū)形成金屬硅化物。為了提高外圍區(qū)器件的性能，通常需要在外圍區(qū)的晶體管的柵極以及有源區(qū)之上形成金屬硅化物。
[0003]而為了降低核心區(qū)的有源區(qū)/柵極的Re，一般還需沉積一層Ti，并對(duì)其進(jìn)行高溫退火(> 650°C )，然而高溫退火會(huì)導(dǎo)致P型柵極上鎳硅化物聚集問題的出現(xiàn)，影響器件的性能。
[0004]因此，有必要提出一種新的半導(dǎo)體器件的制造方法，以解決上述技術(shù)問題。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明實(shí)施例一提供一種半導(dǎo)體器件的制作方法，包括:
[0006]提供半導(dǎo)體襯底；
[0007]在所述半導(dǎo)體襯底上形成非摻雜多晶硅柵極層；
[0008]對(duì)所述非摻雜多晶硅柵極層進(jìn)行N型摻雜離子注入，以在所述非摻雜多晶硅柵極層的表面形成重?fù)诫sN型摻雜離子層；
[0009]刻蝕所述非摻雜多晶硅柵極層以形成柵極結(jié)構(gòu)；
[0010]進(jìn)行P型摻雜離子源漏極離子注入，同時(shí)將所述重?fù)诫sN型摻雜離子層轉(zhuǎn)變?yōu)檩p?多雜N型彳多雜尚子層；
[0011]在所述半導(dǎo)體襯底的有源區(qū)和所述柵極結(jié)構(gòu)之上形成金屬硅化物。
[0012]可選地，所述N型摻雜離子注入為低能量和高劑量的離子注入。
[0013]可選地，所述N型摻雜離子的注入工藝中注入能量為6?18KeV，摻雜劑量為1E15?3E15個(gè)/平方厘米。
[0014]可選地，所述重?fù)诫sN型摻雜離子層的厚度為150?250埃。
[0015]可選地，所述N型摻雜離子為砷或者磷，所述P型摻雜離子是硼離子或氟化硼。
[0016]可選地，所述非摻雜多晶硅柵極層的厚度范圍為1500?3000埃。
[0017]可選地，所述金屬硅化物為鎳基硅化物。
[0018]可選地，所述方法適用于只讀存儲(chǔ)器隧道氧化物閃存外圍區(qū)的PMOS晶體管的制作。
[0019]可選地，在所述非摻雜多晶硅柵極層和所述半導(dǎo)體襯底之間還形成有柵氧化物層。
[0020]本發(fā)明實(shí)施例二提供一種半導(dǎo)體器件，包括:
[0021]半導(dǎo)體襯底，位于所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)包括柵氧化物層以及位于所述柵氧化物層上的P型多晶硅柵極層和位于所述P型多晶硅柵極層之上的輕?多雜N型彳多雜尚子層；
[0022]以及分別位于所述半導(dǎo)體襯底內(nèi)的有源區(qū)和所述柵極結(jié)構(gòu)頂面上方的金屬硅化物層。
[0023]可選地，所述輕摻雜N型摻雜離子層的厚度為150?250埃。
[0024]可選地，所述金屬硅化物為鎳基硅化物。
[0025]可選地，所述半導(dǎo)體器件為只讀存儲(chǔ)器隧道氧化物閃存外圍區(qū)的PMOS晶體管。
[0026]本發(fā)明實(shí)施例三提供一種電子裝置，包括實(shí)施例二中所述的半導(dǎo)體器件。
[0027]綜上所述，根據(jù)本發(fā)明的制作方法，在P型多晶硅柵極表面形成輕摻雜N型摻雜離子層，再形成金屬硅化物層，可有效抑制由于之后的高溫退火工藝導(dǎo)致的金屬硅化物堆積問題的出現(xiàn)，進(jìn)而提高了器件的性能和良率。
【附圖說明】
[0028]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0029]附圖中:
[0030]圖1A-1D為現(xiàn)有技術(shù)的方法的實(shí)施步驟所分別獲得的器件的示意性剖面圖；
[0031]圖2Α-2Β為根據(jù)本發(fā)明實(shí)施例一的方法依次實(shí)施的步驟所獲得的器件的示意性剖面圖；
[0032]圖3為根據(jù)本發(fā)明實(shí)施例一的方法依次實(shí)施的步驟的流程圖。
【具體實(shí)施方式】
[0033]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0034]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。
[0035]在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0036]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0037]下面，參考圖1A-1D對(duì)現(xiàn)有的只讀存儲(chǔ)器隧道氧化物(ETOX)閃存的制作方法進(jìn)行描述。
[0038]首先提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底包括核心區(qū)(Cell)1和外圍區(qū)(periphery)20。
[0039]如圖1A所示，核心區(qū)10形成有控制柵結(jié)構(gòu)101a，在核心區(qū)的有源區(qū)和控制柵結(jié)構(gòu)1la上方形成金屬硅化物阻擋(SAB)層102，以防止Ni金屬層103沉積到有源區(qū)上。
[0040]如圖1B所示，外圍區(qū)20主要用于形成外圍區(qū)晶體管等結(jié)構(gòu)，外圍區(qū)形成有柵極結(jié)構(gòu)(簡(jiǎn)稱外圍柵極結(jié)構(gòu))，例如P型柵極結(jié)構(gòu)1lb和N型柵極結(jié)構(gòu)101c。在所述柵極結(jié)構(gòu)的兩側(cè)形成有柵極側(cè)壁層，并在所述柵極與外圍晶體管的有源區(qū)之上沉積形成鎳金屬層103。
[0041]接著，進(jìn)行退火處理，以在所述外圍晶體管的有源區(qū)與所述柵極之上形成金屬硅化物。
[0042]由于SAB膜的阻擋作用，核心區(qū)沒有鎳金屬層，因此在核心區(qū)中未形成金屬硅化物。
[0043]金屬層與硅發(fā)生反應(yīng)，生成金屬硅化物，在所述外圍晶體管的有源區(qū)與所述柵極之上形成了金屬硅化物。
[0044]接著，沉積Ti/TiN粘附層，并進(jìn)行高溫退火處理，以降低核心區(qū)柵極的電阻，進(jìn)而降低電阻-電容RC延遲。
[0045]如圖1C所示，在核心區(qū)形成了鈦硅化物104。
[0046]如圖1D所示，在高溫退火過程中，N型柵極結(jié)構(gòu)1lc頂面上的鎳硅化物105不會(huì)受到影響，然而由于高溫的影響使P型柵極結(jié)構(gòu)1lb頂面上的鎳硅化物105發(fā)生聚集，對(duì)外圍區(qū)晶體管的P型柵極造成了負(fù)面影響，進(jìn)而影響器件的性能和良率。
[0047]鑒于此，本發(fā)明提出了一種新的制作方法，以解決上述問題。
[0048]實(shí)施例一
[0049]下面，參照2A至圖2B和圖3來(lái)描述本發(fā)明的一個(gè)實(shí)施例提出的半導(dǎo)體器件的制作方法。
[0050]本發(fā)明實(shí)施例的半導(dǎo)體器件的制作方法，包括如下步驟:
[0051]步驟301，提供半導(dǎo)體襯底200，在所述半導(dǎo)體襯底上形成非摻雜多晶硅柵極層202，如圖2A所示。
[0052]其中，所述半導(dǎo)體襯底200可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。半導(dǎo)體襯底200中可以形成有用于隔離有源區(qū)的淺溝槽隔離(STI)等，淺溝槽隔離可以由氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃和/或其他現(xiàn)有的低介電材料形成。當(dāng)然，半導(dǎo)體襯底200中還可以形成有摻雜阱(未示出)等等。為了圖示簡(jiǎn)潔，在這里僅用方框來(lái)表示。可選地，所述半導(dǎo)體襯底包括核心區(qū)(Cell)和外圍區(qū)(periphery)。核心區(qū)主要用于形成控制柵等結(jié)構(gòu)，外圍區(qū)主要用于形成外圍區(qū)晶體管等結(jié)構(gòu)。在一個(gè)示例中，所述非摻雜多晶硅柵極層位于所述外圍區(qū)中預(yù)定形成PMOS晶體管的區(qū)域。
[0053]在一個(gè)示例中，在形成所述非摻雜多晶硅柵極層202之前，在所述半導(dǎo)體襯底上形成有柵氧化物層201。柵氧化物層201可為單層的氧化硅層或氧化硅-氮化硅-氧化硅(ONO)的復(fù)合層。其形成方法可以為化學(xué)氣相沉積、物理氣相沉積和熱氧化等一切適用的方法。
[0054]所述非摻雜多晶硅柵極層202可以是通過化學(xué)氣相沉積、磁控濺射、物理氣相沉積或者原子層沉積等方法形成的。作為一個(gè)實(shí)例，選用低壓化學(xué)氣相淀積(LPCVD)工藝。形成所述非摻雜多晶硅層的工藝條件包括:反應(yīng)氣體為硅烷(SiH4),所述硅烷的流量范圍可為100?200立方厘米/分鐘(sccm)，如150sccm ;反應(yīng)腔內(nèi)溫度范圍可為700?750攝氏度；反應(yīng)腔內(nèi)壓力可為250?350毫毫米萊柱(mTorr),如300mTorr ;所述反應(yīng)氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣(He)或氮?dú)?，所述氦氣和氮?dú)獾牧髁糠秶蔀??20升/分鐘(slm),如8slm、10slm或15slm?？蛇x地,所述非摻雜多晶娃柵極層的厚度范圍為1500?3000埃，例如2000埃、2500埃