半導(dǎo)體裝置的制造方法以及pin二極管的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及利用多晶硅或非晶硅形成PIN二極管的半導(dǎo)體裝置的制造方法。
【背景技術(shù)】
[0002] 在IPM等功率模塊中，為了監(jiān)視工作溫度，在IGBT中內(nèi)置有溫度感測(cè)二極管。溫 度感測(cè)二極管是由多晶硅或非晶硅構(gòu)成的PIN二極管（例如，參照專利文獻(xiàn)1)。監(jiān)視該二 極管的VF特性，進(jìn)行溫度的管理、保護(hù)。為了保證高精度的溫度，要求溫度感測(cè)二極管具有 高精度的VF特性的溫度依賴性。另外，在由于異常動(dòng)作等而功率芯片急劇地溫度上升的情 況下，還要求瞬間追隨的高速響應(yīng)性。
[0003] 專利文獻(xiàn)1 :日本特表2003-520441號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0004] 多晶硅二極管的特性由下述因素決定，即：多晶硅的膜厚度、離子注入量、熱處理 條件（溫度時(shí)間）、多晶硅的完成尺寸、以及多晶硅的膜質(zhì)（晶粒的大?。?duì)于離子注入 量和多晶硅的完成尺寸的波動(dòng)，如果將二極管的面積加大則能夠忽視，但是存在裝置整體 的面積變大的問(wèn)題。另外，還存在二極管受到形成IGBT時(shí)的熱處理的影響，二極管的特性 發(fā)生波動(dòng)的問(wèn)題。
[0005] 本發(fā)明就是為了解決上述課題而提出的，其目的在于獲得一種能夠抑制特性波動(dòng) 并實(shí)現(xiàn)小型化的半導(dǎo)體裝置的制造方法。
[0006] 本發(fā)明涉及的半導(dǎo)體裝置的制造方法，其特征在于，具有：在半導(dǎo)體襯底形成晶體 管的工序；在所述半導(dǎo)體襯底上利用多晶硅或者非晶硅形成PIN二極管的工序；以及在形 成所述晶體管之后使所述PIN二極管的一部分選擇性地氧化或升華，從而將所述PIN二極 管分割為多個(gè)二極管的工序。
[0007] 發(fā)明的效果
[0008] 根據(jù)本發(fā)明，能夠抑制特性波動(dòng)并實(shí)現(xiàn)小型化。
【附圖說(shuō)明】
[0009] 圖1是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的俯視圖。
[0010] 圖2是沿圖1的I-II的剖視圖。
[0011] 圖3是表示本發(fā)明的實(shí)施方式1涉及的二極管的俯視圖。
[0012] 圖4是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法的剖視圖。
[0013] 圖5是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法的剖視圖。
[0014] 圖6是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法的剖視圖。
[0015] 圖7是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法的剖視圖。
[0016] 圖8是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法的俯視圖。
[0017] 圖9是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法的俯視圖。
[0018] 圖10是表示本發(fā)明的實(shí)施方式2涉及的二極管的俯視圖。
[0019] 圖11是表示本發(fā)明的實(shí)施方式3涉及的二極管的剖視圖。
[0020] 圖12是表示本發(fā)明的實(shí)施方式4涉及的二極管的剖視圖。
[0021] 圖13是表示本發(fā)明的實(shí)施方式5涉及的二極管的俯視圖。
[0022] 圖14是表示本發(fā)明的實(shí)施方式6涉及的二極管的剖視圖。
[0023] 圖15是表示本發(fā)明的實(shí)施方式7涉及的二極管的剖視圖。
[0024] 圖16是表示本發(fā)明的實(shí)施方式8涉及的二極管的剖視圖。
[0025] 圖17是表示本發(fā)明的實(shí)施方式9涉及的二極管的剖視圖。
[0026] 圖18是表示本發(fā)明的實(shí)施方式10涉及的二極管的剖視圖。
[0027] 圖19是表示本發(fā)明的實(shí)施方式11涉及的二極管的剖視圖。
[0028] 圖20是表示本發(fā)明的實(shí)施方式12涉及的二極管的剖視圖。
[0029] 圖21是表示本發(fā)明的實(shí)施方式13涉及的二極管的剖視圖。
[0030] 圖22是表示本發(fā)明的實(shí)施方式13涉及的二極管的下層部的俯視圖。
[0031] 圖23是表示本發(fā)明的實(shí)施方式14涉及的二極管的剖視圖。
[0032] 圖24是表示本發(fā)明的實(shí)施方式15涉及的二極管的剖視圖。
[0033] 圖25是表示本發(fā)明的實(shí)施方式16涉及的二極管的剖視圖。
[0034] 圖26是表示本發(fā)明的實(shí)施方式16涉及的二極管的俯視圖。
[0035] 圖27是表示本發(fā)明的實(shí)施方式17涉及的二極管的俯視圖。
【具體實(shí)施方式】
[0036] 參照附圖對(duì)本發(fā)明的實(shí)施方式涉及的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。對(duì)相同或 對(duì)應(yīng)的結(jié)構(gòu)要素標(biāo)注相同的標(biāo)號(hào)，有時(shí)省略重復(fù)的說(shuō)明。
[0037] 實(shí)施方式1
[0038] 圖1是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的俯視圖。圖2是沿圖1的 I一II的剖視圖。在由η型的硅構(gòu)成的半導(dǎo)體襯底1的表面依次形成有η型層2、p型基極 層3。在p型基極層3內(nèi)形成有n+型發(fā)射極層4和p +型接觸層5。在半導(dǎo)體襯底1的表面 側(cè)形成溝槽6,在該溝槽6內(nèi)經(jīng)由柵極絕緣膜7形成有由n+型的多晶硅構(gòu)成的溝槽柵極8。
[0039] 在溝槽柵極8上形成有氧化膜9。溝槽柵極8經(jīng)由A1配線10與柵極焊盤(pán)11連接。 由A1構(gòu)成的發(fā)射極電極12與p+型接觸層5連接。在半導(dǎo)體襯底1的背面形成有η型緩沖層 13 和 ρ 型集電極層 14。由這些結(jié)構(gòu)構(gòu)成 IGBT 15 (Insulated Gate Bipolar Transistor)。
[0040] 在半導(dǎo)體襯底1的表面上形成有厚度300()Α、·10()00Α的由Si02構(gòu)成的氧化膜 16。在該氧化膜16上形成有溫度感測(cè)二極管17。溫度感測(cè)二極管17通過(guò)氧化膜16與半 導(dǎo)體襯底1電氣隔離。溫度感測(cè)二極管17具有從中央向外側(cè)配置成同心圓狀的n+型層18、 P+型層19以及η型層20。η +型層18經(jīng)由A1配線21與陰極焊盤(pán)22連接，p +型層19經(jīng) 由Α1配線23與陽(yáng)極焊盤(pán)24連接。
[0041] 以覆蓋溫度感測(cè)二極管17的方式形成有氧化膜25。氧化膜25以及Α1配線10、21、 23被保護(hù)膜26覆蓋。保護(hù)膜26是在厚度2000Α~10000Α、折射率2. 2~2. 7的SInSiN 半絕緣膜上，層疊厚度2000A--.10000A ,折射率1. 8~2. 2的絕緣膜而成的。
[0042] 圖3是表示本發(fā)明的實(shí)施方式1涉及的二極管的俯視圖。溫度感測(cè)二極管17由 多晶硅或非晶硅構(gòu)成，將n+型層18以及η型層20的一部分選擇性地氧化而分割為4個(gè)二 極管。分割為4個(gè)的二極管并聯(lián)連接。
[0043] 下面，對(duì)本實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。圖4-7是表示本發(fā)明的 實(shí)施方式1涉及的半導(dǎo)體裝置的制造方法的剖視圖，圖8以及圖9是表示本發(fā)明的實(shí)施方 式1涉及的半導(dǎo)體裝置的制造方法的俯視圖。但是，圖8以及圖9是將二極管的部分放大 后的圖。
[0044] 首先，如圖4所示，形成IGBT 15的襯底頂面?zhèn)鹊腗0S構(gòu)造。接著，如圖5所 示，通過(guò)在半導(dǎo)體襯底1上堆積氧化膜并圖案化，從而形成氧化膜9、16。然后，使厚度 500.Α~5000Α的多晶硅膜27成膜，將1Ε12~lE14[l/cm2]的磷或砷注入至整個(gè)面，決定 η型層20的濃度。此外，也可以用摻雜多晶硅或非晶硅代替多晶硅膜27。另外，在p+pn+型的PIN二極管的情況下注入硼以代替磷或砷。
[0045] 接著，如圖6所示，通過(guò)照相制版將多晶硅膜27圖案化而形成溫度感測(cè)二極管17 的構(gòu)造。接著，如圖7所示，在p+型層19的部分注入1E13~1E16 [Ι/cm2]的硼，在n+型層 18的部分注入1E13~lE16[l/cm2]的磷或砷，并通過(guò)熱處理（900°C~1200°C、30分~120 分）而活性化。在該階段中溫度感測(cè)二極管17如圖8所示。
[0046] 接著，如圖9所示，通過(guò)在氧氣氛中選擇性地進(jìn)行RTA(Rapid Thermal Annealing : 激光退火、電子束退火或者燈退火、脈沖燈退火等），將溫度感測(cè)二極管17的一部分選擇性 地氧化而形成氧化膜28,從而將溫度感測(cè)二極管17分割為多個(gè)二極管。
[0047] 接著，堆積厚度3000A~1 的氧化膜25,在將接觸部分開(kāi)口后，通過(guò)蒸鍍或 者濺射形成厚度Ιμπι~ΙΟμπι的A1膜。將A1膜圖案化而形成A1配線10、21、23。接著， 使保護(hù)膜26成膜，將進(jìn)行導(dǎo)線配線的發(fā)射極電極12、柵極焊盤(pán)11等上的保護(hù)膜26除去。 最后，將半導(dǎo)體襯底1的背面研磨至希望的厚度，通過(guò)離子注入和熱處理在半導(dǎo)體襯底1的 背面形成η型緩沖層13和ρ型集電極層14。
[0048] 在本實(shí)施方式中，通過(guò)將溫度感測(cè)二極管17的一部分選擇性地氧化，能夠形成多 個(gè)小型的二極管。通過(guò)分割為多個(gè)二極管，能夠消除由多晶硅的完成尺寸的波動(dòng)導(dǎo)致的對(duì) 特性的影響。其結(jié)果，能夠抑制特性波動(dòng)并實(shí)現(xiàn)小型化。
[0049] 實(shí)施方式2
[0050] 圖10是表示本發(fā)明的實(shí)施方式2涉及的二極管的俯視圖。在本實(shí)施方式中分割 為4個(gè)的二極管串聯(lián)連接。其他的結(jié)構(gòu)與實(shí)施方式1相同。如上所述，能夠自由地設(shè)定分 割的二極管的連接關(guān)系。
[0051] 實(shí)施方式3
[0052] 圖11是表示本發(fā)明的實(shí)施方式3涉及的二極管的剖視圖。在本實(shí)施方式中將溫 度感測(cè)二極管17的η+型層18、η型層20以及ρ +型層19分別利用RTA進(jìn)行熱處理并再結(jié) 晶化。這時(shí)施加小于或等于硅的沸點(diǎn)的熱量。
[0053] 多晶硅的電阻是晶粒的電阻和晶粒的邊界部的電阻之和。由于晶粒的邊界部作為 陷阱能級(jí)起作用，因此邊界部越多則響應(yīng)性越差。另外，由于高溫連續(xù)通電而引起晶粒的邊 界部的狀態(tài)發(fā)生變化、特性發(fā)生變動(dòng)。因此，通過(guò)對(duì)PIN二極管進(jìn)行熱處理并再結(jié)晶化，能 夠改善這些問(wèn)題。
[0054] 此外，不