一種形成金屬互連結(jié)構(gòu)的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及一種形成金屬互連結(jié)構(gòu)的方法。
【背景技術(shù)】
[0002]在形成金屬互連結(jié)構(gòu)(如銅的互連結(jié)構(gòu))時(shí)，通常要通過化學(xué)機(jī)械研磨(CMP)工藝去除溝槽之外的多余的銅和阻擋層等膜層，直至研磨至低K介電層，露出溝槽內(nèi)的金屬，形成金屬布線為至。
[0003]目前，在65nm及其以下的技術(shù)節(jié)點(diǎn)中，由于對于銅金屬層工藝的要求越來越高，棧多層(Line stack mult1-layers)的后段變得更加復(fù)雜,通常包括擴(kuò)散阻擋層、金屬硬掩膜層、氧化物硬掩膜層等多種薄膜材料層，而在形成銅互連結(jié)構(gòu)時(shí)，需要研磨除去這樣的多個(gè)薄膜材料層的堆棧，這給控制CMP工藝后得到的晶圓表面不同位置處，特別是不同位置處的低K介電層以及溝槽內(nèi)的銅的厚度差異帶來了巨大的挑戰(zhàn)。因?yàn)檫@些多個(gè)薄膜材料層的堆棧意味著更多的厚度差異的來源，在研磨過程中會引入更多影響最終得到的晶圓表面不同位置處厚度差異的因素，再加上CMP過程中頭和頭之間(head to head)、研磨墊的使用時(shí)間、研磨液批次與批次之間的變化，使得CMP過程結(jié)束后，晶圓表面不同位置處，特別是不同位置處的低K介電層以及溝槽內(nèi)的銅的厚度的差異很大，如圖1所示。
[0004]圖1為常規(guī)的通過CMP工藝形成銅互連結(jié)構(gòu)的方法的示意圖，首先進(jìn)行第一研磨工序去除溝槽之外的多余的銅11，該研磨工序終止于擴(kuò)散阻擋層12 ;然后再進(jìn)行第二研磨工序，研磨除去包括溝槽之外的擴(kuò)散阻擋層12、金屬硬掩膜層13、氧化物硬掩膜層14等多層薄膜材料層，以及少量的低K介電層15，由于在第二研磨工序中要研磨除去多層薄膜材料層，研磨過程較復(fù)雜多變、且研磨時(shí)間較長，使得整個(gè)CMP工藝結(jié)束后，晶圓表面不同位置，特別是不同位置處的低K介電層以及溝槽內(nèi)的銅的厚度差異很大，從而降低晶圓的性能和穩(wěn)定性。
[0005]因此，為減小晶圓表面不同位置、特別是不同位置處的低K介電層以及溝槽內(nèi)金屬的厚度差異，提高晶圓的性能和穩(wěn)定性，需要提供一種新的形成金屬互連結(jié)構(gòu)的方法。

【發(fā)明內(nèi)容】

[0006]在形成金屬互連結(jié)構(gòu)時(shí)，為了減小CMP工藝后的晶圓表面不同位置處、特別是不同位置處的低K介電層以及溝槽內(nèi)金屬的厚度差異，提高晶圓的性能和穩(wěn)定性，本發(fā)明提供了一種形成金屬互連結(jié)構(gòu)的方法，所述方法包括:
[0007]步驟S1:提供半導(dǎo)體襯底以及依次形成于所述半導(dǎo)體襯底上的低K介電層、氧化物硬掩膜層和金屬硬掩膜層，所述低K介電層、氧化物硬掩膜層和金屬硬掩膜層中形成有用于形成所述金屬互連結(jié)構(gòu)的溝槽，所述溝槽中和所述金屬硬掩膜層上依次形成有擴(kuò)散阻擋層和金屬層；
[0008]步驟S2:執(zhí)行第一化學(xué)機(jī)械研磨以去除所述溝槽外的金屬層，并停止于所述擴(kuò)散阻擋層；
[0009]步驟S3:執(zhí)行第二化學(xué)機(jī)械研磨以去除所述溝槽外的擴(kuò)散阻擋層，并停止于所述金屬硬掩膜層；
[0010]步驟S4:刻蝕去除所述金屬硬掩膜層，以露出所述氧化物硬掩膜層；
[0011]步驟S5:執(zhí)行第三化學(xué)機(jī)械研磨以去除所述氧化物硬掩膜層，形成所述金屬互連結(jié)構(gòu)。
[0012]可選地，所述步驟S5中還包括過研磨步驟，以去除少量的所述低K介電層。
[0013]可選地，所述金屬硬掩膜層為TiN材料。
[0014]可選地，所述氧化物硬掩膜層為TEOS材料。
[0015]可選地，所述步驟S3中所使用的研磨液對所述擴(kuò)散阻擋層的研磨速率大于對所述金屬硬掩膜層的研磨速率。
[0016]可選地，所述步驟S4中的刻蝕為濕法刻蝕或干法刻蝕。
[0017]可選地，所述濕法刻蝕采用SCl溶液。
[0018]可選地，所述SCl溶液中的NH3.H20、H2O2和H2O的質(zhì)量比或體積比為1: 1:5至3:1:5ο
[0019]可選地，所述干法刻蝕所用的刻蝕氣體為Cl2和BC13。
[0020]本發(fā)明的形成金屬互連結(jié)構(gòu)的方法，在研磨除去晶圓溝槽外的多余的金屬層之后，先僅研磨除去擴(kuò)散阻擋層，然后刻蝕除去金屬硬掩膜層，最后僅需研磨除去氧化物硬掩膜層和部分低K介電層，與常規(guī)的通過CMP工藝形成金屬互連結(jié)構(gòu)的方法相比，極大地減少了拋光時(shí)間和拋光過程中的復(fù)雜度，極大地減少了研磨過程中影響晶圓表面的不同位置處厚度差異的因素，從而減小了最終研磨得到的晶圓表面的不同位置處的厚度差異，特別是不同位置處的低K介電層以及溝槽內(nèi)金屬的厚度差異，提高了晶圓的性能和穩(wěn)定性。
【附圖說明】
[0021]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0022]附圖中:
[0023]圖1為常規(guī)的通過CMP工藝形成銅互連結(jié)構(gòu)的方法的示意圖；
[0024]圖2為本發(fā)明的形成金屬互連結(jié)構(gòu)的方法的流程圖；
[0025]圖3a_3e分別為本法明的形成金屬互連結(jié)構(gòu)的方法的一具體實(shí)施例中的化學(xué)機(jī)械研磨前、研磨去除溝槽之外的多余的銅后、研磨去除溝槽之外的擴(kuò)散阻擋層后、刻蝕去除金屬硬掩膜層后、和研磨去除TEOS層和少量ULK薄膜材料后的晶圓的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0026]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0027]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的描述，以說明本發(fā)明所述半導(dǎo)體器件的制備方法。顯然，本發(fā)明的施行并不限于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0028]應(yīng)予以注意的是，這里所使用的術(shù)語僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0029]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對它們的描述。
[0030]在形成金屬互連結(jié)構(gòu)時(shí)，為了減小CMP工藝后的晶圓表面不同位置處、特別是不同位置處的低K介電層以及溝槽內(nèi)金屬的厚度差異，提高晶圓的性能和穩(wěn)定性，本發(fā)明提出一種新的形成金屬互連結(jié)構(gòu)的方法，圖2為所述形成金屬互連結(jié)構(gòu)方法的流程圖，共包括S1-S5五個(gè)步驟，下面結(jié)合圖2以及本發(fā)明的具體實(shí)施例對所述方法進(jìn)行詳細(xì)說明。
[0031]步驟S1:提供半導(dǎo)體襯底以及依次形成于所述半導(dǎo)體襯底上的低K介電層、氧化物硬掩膜層和金屬硬掩膜層，所述低K介電層、氧化物硬掩膜層和金屬硬掩膜層中形成有用于形成所述金屬互連結(jié)構(gòu)的溝槽，所述溝槽中和所述金屬硬掩膜層上依次形成有擴(kuò)散阻擋層和金屬層。
[0032]示例性地，圖3a示出了本發(fā)明一個(gè)實(shí)施例中的半導(dǎo)體襯底36以及依次形成于半導(dǎo)體襯底36上的低K介電層35、氧化物硬掩膜層34和金屬硬掩膜層33,低K介電層35、氧化物硬掩膜層34和金屬硬掩膜層33中形成有用于形成所述金屬互連結(jié)構(gòu)的溝槽，所述溝槽中和所述金屬硬掩膜層33上依次形成有擴(kuò)散阻擋層32和金屬層31。
[0033]所述半導(dǎo)體襯底可包括任何半導(dǎo)體材料，此半導(dǎo)體材料可包括但不限于:S1、SiC、SiGe、SiGeC、Ge 合金、GeAs、InAs、InP、NDC(Nitrogen dopped Silicon Carbite，氮慘雜的碳化硅)，以及其它II1-V或I1-VI族化合物半導(dǎo)體。在本發(fā)明的一個(gè)實(shí)施例中，半導(dǎo)體襯底36為Si材料。
[0034]在半導(dǎo)體結(jié)構(gòu)襯底36上從下至上順序依次沉積低K介電層35、氧化物硬掩膜層34、金屬硬掩膜層33 ;所述低K介電層,可以為低k介電材料,也可以為超低k(ultralow-k, ULK)介電材料，所述金屬硬掩膜層可以為T1、W、TiN或WN等，在本發(fā)明的一個(gè)實(shí)施例中，金屬硬掩膜層33采用TiN材料，氧化物硬掩膜層34為正硅酸乙酯(TEOS)形成的氧化硅層，即TEOS材料層、低K介電層35為ULK介電材料。
[0035]利用雙大馬士革工藝，首先對低K介電層35、氧化物硬掩膜層34和金屬硬掩膜層33進(jìn)行刻蝕，以在