一種重摻雜硅屏蔽硅通孔結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于面向高頻應(yīng)用的三維集成電路領(lǐng)域，涉及硅通孔結(jié)構(gòu)及其制造方法，具體涉及一種重摻雜硅屏蔽硅通孔結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]隨著微電子技術(shù)的發(fā)展，半導(dǎo)體器件特征尺寸逐漸減小，集成電路的集成度也逐漸增大，摩爾定律受到越來越多的挑戰(zhàn)，主要包括:(1)、晶體管的特征尺寸逐漸達到工藝極限，量子效應(yīng)和短溝道效應(yīng)越來越嚴重；(2)、隨著工作頻率越來越高，由互連線寄生電阻、電容和電感等寄生效應(yīng)所造成的時序問題；(3)、連線電容、漏電流以及短路造成的功耗；
(4)、由于互連線密度過大引發(fā)耦合和串擾；(5)、功率密度增加導(dǎo)致的散熱困難、工藝過程中的熱循環(huán)和退火帶來的熱應(yīng)變等可靠性問題。
[0003]三維集成電路采用專門的技術(shù)將傳統(tǒng)的二維集成電路垂直堆疊起來，通過硅通孔實現(xiàn)層間垂直互連，從而大大提高了集成度，同時減小了功耗，提高了系統(tǒng)性能，因此被業(yè)界公認為延續(xù)摩爾定律最有效的途徑之一，成為近年來的研究熱點。
[0004]硅通孔作為三維集成電路中關(guān)鍵結(jié)構(gòu)，起到三維集成電路的上下層芯片之間的信號互連作用。但是，隨著三維集成電路集成度的不斷提高，硅通孔密度大幅度增加，硅通孔之間、以及硅通孔與周圍硅襯底其他器件之間的距離不斷縮小，信號通道之間的耦合、串擾也隨之增加。當電路工作頻率提高時，尤其是工作在毫米波甚至亞毫米波段時，硅通孔之間的信號耦合影響足以淹沒整個信號傳輸，嚴重影響著信號通道的信號完整性。
[0005]目前已有的硅通孔結(jié)構(gòu)可以分為錐型硅通孔、圓柱型硅通孔、環(huán)型硅通孔和同軸硅通孔四種類型，其中錐型硅通孔、圓柱型硅通孔和環(huán)型硅通孔由于結(jié)構(gòu)上的限制，都不具備屏蔽信號噪聲的功能，只適用于低頻的情況；而同軸硅通孔由于外層接地金屬環(huán)的存在，因而具有優(yōu)越的高頻電傳輸特性，但是外層金屬的制作大幅增加了工藝的復(fù)雜度和成本，而且在周圍半導(dǎo)體襯底中引入了熱應(yīng)力，帶來三維集成電路的熱機械可靠性問題。
[0006]因此，針對上述問題，有必要提出一種工藝簡單、成本低廉、且具有良好高頻信號完整性的硅通孔結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0007]發(fā)明目的:本發(fā)明針對上述現(xiàn)有技術(shù)存在的問題做出改進，即本發(fā)明的第一個目的為提供了一種重摻雜硅屏蔽硅通孔結(jié)構(gòu)。本發(fā)明的第二個目的為提供了一種重摻雜硅屏蔽硅通孔的制造方法。重摻雜硅屏蔽硅通孔可以屏蔽硅通孔對周圍硅襯底和其它臨近器件的耦合噪聲，保證硅通孔和三維集成電路的高頻信號完整性。
[0008]技術(shù)方案:一種重摻雜硅屏蔽硅通孔結(jié)構(gòu)，從外向內(nèi)依次為半導(dǎo)體襯底、重摻雜硅屏蔽層、介質(zhì)層和金屬柱層，
[0009]所述重摻雜娃屏蔽層的厚度為0.1?1 μπι ;
[0010]所述介質(zhì)層為二氧化硅層、氮化硅層、氮氧化硅層中的一種，所述介質(zhì)層的厚度為0.1 ?1 μ m ;
[0011]所述金屬柱層的半徑為2?5 μπ^
[0012]作為本發(fā)明中一種重摻雜硅屏蔽硅通孔結(jié)構(gòu)的一種優(yōu)選方案:所述半導(dǎo)體襯底為硅襯底。
[0013]作為本發(fā)明中一種重摻雜硅屏蔽通孔結(jié)構(gòu)的一種優(yōu)選方案:所述重摻雜硅屏蔽層為Ρ型重摻雜硅屏蔽層或Ν型重摻雜硅屏蔽層。
[0014]作為本發(fā)明中一種重摻雜硅屏蔽通孔結(jié)構(gòu)的一種優(yōu)選方案:所述重摻雜硅屏蔽層接地。其作用為屏蔽噪聲信號。
[0015]作為本發(fā)明中一種重摻雜硅屏蔽通孔結(jié)構(gòu)的一種優(yōu)選方案:所述金屬柱層為銅柱或鋁柱。金屬柱層用于信號傳輸。
[0016]—種重摻雜硅屏蔽硅通孔的制造方法，包括以下步驟:
[0017](1)在半導(dǎo)體襯底上通過反應(yīng)離子的方式刻蝕通孔，所述通孔孔徑為4.2?14 μ m ；
[0018](2)在步驟(1)所述通孔的內(nèi)表面通過高溫擴散和離子注入制備重摻雜硅屏蔽層；
[0019](3)在步驟⑵所述通孔的內(nèi)表面通過化學氣相淀積法制備介質(zhì)層；
[0020](4)在步驟(3)所述介質(zhì)層的表面通過物理氣相淀積法制備金屬柱層，直至完全填滿為止；
[0021](5)在所述半導(dǎo)體襯底和硅通孔的上表面進行化學機械拋光，直到所述半導(dǎo)體襯底和硅通孔的上表面平整后為止。
[0022]作為本發(fā)明中一種重摻雜硅屏蔽硅通孔的制造方法的一種優(yōu)選方案:步驟(2)中所述重摻雜娃屏蔽層為P型重摻雜娃屏蔽層或N型重摻雜娃屏蔽層，所述重摻雜娃屏蔽層的厚度為0.1?1 μπι。
[0023]作為本發(fā)明中一種重摻雜硅屏蔽硅通孔的制造方法的一種優(yōu)選方案:所述介質(zhì)層為二氧化硅層或氮化硅層或氮氧化硅層，所述介質(zhì)層的厚度為0.1?1 μπι。
[0024]作為本發(fā)明中一種重摻雜硅屏蔽硅通孔的制造方法的一種優(yōu)選方案:所述金屬柱層為銅柱或鋁柱，所述金屬柱層的半徑為2?5 μπι。
[0025]有益效果:本發(fā)明公開的一種重摻雜硅屏蔽硅通孔與現(xiàn)有硅通孔結(jié)構(gòu)相比具有以下有益效果:
[0026]1、制造工藝簡單、成本低，且與現(xiàn)有CMOS工藝兼容；
[0027]2、重摻雜屏蔽層厚度小，且位于硅通孔的阻止區(qū)之內(nèi)，不會消耗額外芯片面積；
[0028]3、采用重摻雜屏蔽層接地，可有效地將硅通孔產(chǎn)生的耦合噪聲短路到地，實現(xiàn)屏蔽噪聲信號的作用，提高了硅通孔周邊的其它電路的高頻信號完整性，從而提高了芯片性會泛。
【附圖說明】
[0029]圖1為本發(fā)明公開的一種重摻雜硅屏蔽硅通孔的制造流程圖；
[0030]圖2為本發(fā)明公開的一種重摻雜硅屏蔽硅通孔結(jié)構(gòu)的示意圖；
[0031]圖3?7為本發(fā)明公開的一種重摻雜硅屏蔽硅通孔結(jié)構(gòu)制造過程中圖2中AA’面的剖面圖；
[0032]其中:
[0033]1-半導(dǎo)體襯底 2-重摻雜娃屏蔽層
[0034]3-介質(zhì)層4-金屬柱層
【具體實施方式】
:
[0035]下面對本發(fā)明的【具體實施方式】詳細說明。
[0036]具體實施例1
[0037]如圖2所示，一種重摻雜硅屏蔽硅通孔結(jié)構(gòu)，從外向內(nèi)依次為半導(dǎo)體襯底1、重摻雜娃屏蔽層2、介質(zhì)層3和金屬柱層4，
[0038]重摻雜硅屏蔽層2的厚度為0.1 μ m ;
[0039]介質(zhì)層3為二氧化娃層，介質(zhì)層3的厚度為(λ 1 μ m ;
[0040]金屬柱層4的半徑為2 μ m。
[0041]進一步地，半導(dǎo)體襯底1為硅襯底。
[0042]進一步地，重摻雜娃屏蔽層2為P型重摻雜娃屏蔽層，其作用為屏蔽噪聲信號。
[0043]進一步地，金屬柱層4為銅柱，金屬柱層4用于信號傳輸。
[0044]如圖1和圖3?7所示，一種重摻雜硅屏蔽硅通孔的制造方法，包括以下步驟:
[0045](1)在半導(dǎo)體襯底1上通過反應(yīng)離子的方式刻蝕通孔，通孔孔徑為4.2 μ m ;
[0046](2)在步驟(1)通孔的內(nèi)表面通過高溫擴散和離子注入制備重摻雜硅屏蔽層2 ;
[0047](3)在步驟(2)通孔的內(nèi)表面通過化學氣相淀積法制備介質(zhì)層3 ;
[0048](4)在步驟(3)介質(zhì)層3的表面通過物理氣相淀積法制備金屬柱層4，直至完全填滿為止；