另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。
[0038]在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0039]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0040]本發(fā)明提供了一種提高閃存器件耦合率的方法，主要包括如下步驟:步驟S1、提供一半導(dǎo)體結(jié)構(gòu)，所述襯底內(nèi)設(shè)置有AA區(qū)和STI結(jié)構(gòu)，位于所述STI結(jié)構(gòu)兩側(cè)的襯底中設(shè)置有柵極，且所述柵極部分嵌入設(shè)置于所述STI結(jié)構(gòu)中；步驟S2、采用第一刻蝕工藝對(duì)STI結(jié)構(gòu)進(jìn)行部分刻蝕，暴露出部分柵極；步驟S3、采用第二刻蝕工藝對(duì)STI結(jié)構(gòu)繼續(xù)進(jìn)行刻蝕，將柵極完全予以暴露，作為閃存器件的浮柵；步驟S4、沉積介質(zhì)層及控制柵的形成工藝，以及閃存器件的后段制程。
[0041]首先執(zhí)行步驟SI，提供一用于制備閃存器件的半導(dǎo)體結(jié)構(gòu)，例如NAND或NOR型閃存，但并不局限于NAND或NOR型閃存制備領(lǐng)域。具體結(jié)構(gòu)圖5a所示的結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括襯底I，襯底I內(nèi)形成有AA區(qū)(Active Area,有源區(qū))和STI結(jié)構(gòu)(Shallow TrenchIsolat1n，淺溝槽隔離)101，相鄰STI結(jié)構(gòu)101的襯底100中設(shè)置有柵極102，且柵極102的兩側(cè)嵌入設(shè)置于STI結(jié)構(gòu)101中，該柵極102為多晶硅柵(poly gate)或高K金屬柵(HKMG)，后續(xù)用以作為閃存器件的浮柵(FG)，柵極102與襯底100之間還設(shè)置有一隧穿氧化層(圖中未標(biāo)示)。
[0042]上述的襯底I可選為單晶硅襯底或鍺襯底，或者采用復(fù)合結(jié)構(gòu)的SOI (Silicon OnInsulator，絕緣體上硅)晶片來作為本發(fā)明的襯底；進(jìn)一步的，該襯底I內(nèi)還可形成有阱區(qū)(well)。具體形成阱區(qū)或SOI晶片的工藝為本領(lǐng)域技術(shù)人員所公知，在此不予贅述。
[0043]其中，形成STI結(jié)構(gòu)的步驟如下:提供一襯底1，在襯底I上旋涂一層光刻膠，利用一具有曝光圖案的掩膜板進(jìn)行曝光、顯影工藝，進(jìn)而在光刻膠中形成開口，之后以形成有開口的光刻膠為刻蝕掩膜，向下對(duì)襯底I進(jìn)行刻蝕，進(jìn)而在襯底中形成若干溝槽并移除剩余光刻膠；最后沉積一層絕緣材料將溝槽完全充滿并進(jìn)行平坦化處理，進(jìn)而在襯底內(nèi)形成STI結(jié)構(gòu)，優(yōu)選的，該絕緣材料為氧化物。
[0044]進(jìn)一步的，繼續(xù)采用如下工藝形成柵極:進(jìn)行圖案化工藝在相鄰的STI結(jié)構(gòu)之間的襯底中形成溝槽；之后在溝槽底部制備一層隧穿氧化層(tunnel 0X)，并回填柵極材料層將溝槽完全充滿作為閃存的浮柵(floating gate)。
[0045]執(zhí)行步驟S2，采用第一刻蝕工藝對(duì)柵極102兩側(cè)的STI結(jié)構(gòu)101進(jìn)行部分刻蝕，以將柵極102的部分上端部分暴露出來，形成圖5b所示結(jié)構(gòu)。在本發(fā)明的實(shí)施例中，第一刻蝕工藝優(yōu)選采用濕法刻蝕。由于STI結(jié)構(gòu)為氧化物組成，濕法刻蝕液對(duì)氧化物具有很高的刻蝕比，而對(duì)柵極102的影響則較小，因此在采用濕法刻蝕工藝能夠?qū)⒖涛g斷點(diǎn)之上的柵極102側(cè)墻完全暴露，進(jìn)而提高后續(xù)0N0介質(zhì)層與FG的接觸面積，提高耦合率。同時(shí)在此步驟中，通過控制濕法刻蝕的時(shí)間和刻蝕溶劑濃度的配比來使得剩余STI結(jié)構(gòu)101’的頂面高度介于柵極102高度的1/3?2/3處，以將柵極102底部的隧穿氧化層進(jìn)行包覆，從而避免對(duì)隧穿氧化層造成損傷，進(jìn)一步優(yōu)選的，剩余STI結(jié)構(gòu)101’的頂面位于柵極101的1/2高度處。在此過程中，本領(lǐng)域技術(shù)人員根據(jù)實(shí)際需求來具體選擇制濕法刻蝕的時(shí)間和刻蝕溶劑濃度的配比，對(duì)本發(fā)明并不影響。
[0046]執(zhí)行步驟S3，采用第二刻蝕工藝對(duì)剩余STI結(jié)構(gòu)101’繼續(xù)進(jìn)行刻蝕，將柵極102完全予以暴露，作為閃存器件的浮柵，如圖5c所示。在本發(fā)明的實(shí)施例中，第二刻蝕工藝優(yōu)選具有各向異性刻蝕特性的干法刻蝕。在進(jìn)行此步驟的干法刻蝕工藝過程中，可很容易通過調(diào)整干法刻蝕氣體的刻蝕條件來對(duì)剩余STI結(jié)構(gòu)101’進(jìn)行選擇性刻蝕，不僅可以進(jìn)一步的盡可能暴露出更多柵極102的側(cè)壁，同時(shí)也能很容易控制剩余的STI結(jié)構(gòu)101”將隧穿氧化層進(jìn)行包覆，從而避免由于干法刻蝕從而對(duì)隧穿氧化層造成的損傷。
[0047]執(zhí)行步驟S4，沉積介質(zhì)層及控制柵的形成工藝，以及閃存器件的后段制程?？蛇x的，該介質(zhì)層為ONO介質(zhì)層，具體形成該ONO介質(zhì)層的相關(guān)工藝及后續(xù)工藝為本領(lǐng)域所公知，在此不予贅述。由于通過步驟S2和步驟S3的兩步刻蝕，不僅使得浮柵底部的隧穿氧化層沒有受到任何的損傷，同時(shí)也暴露出了更多的浮柵側(cè)壁，因此使得介質(zhì)層接觸的面積更大，有效的提高了 ONO介質(zhì)層耦合率，提示了器件性能。
[0048]綜上所述，由于本發(fā)明采用了以上技術(shù)方案，在基于淺槽嵌壁工藝的閃存器件制備中，通過依次采用濕法刻蝕和干法刻蝕的工藝來講襯底中的浮柵進(jìn)行暴露，不僅可以有效避免在刻蝕過程中對(duì)隧穿氧化層造成的損傷，同時(shí)還盡可能的暴露出更多的浮柵側(cè)壁，有利于提高后續(xù)沉積ONO介質(zhì)層的覆蓋面積，進(jìn)而帶來閃存器件耦合率的提升，提升器件性能。本發(fā)明制程變動(dòng)小，實(shí)現(xiàn)成本較低，可廣泛應(yīng)用于閃存器件的制備工藝但不能夠不局限于閃存制備領(lǐng)域，將本發(fā)明延伸至其他半導(dǎo)體器件的制備領(lǐng)域同樣也可以實(shí)現(xiàn)相同的技術(shù)效果。
[0049]以上對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種提高閃存器件耦合率的方法，其特征在于，包括如下步驟: 提供一待制備的半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括一具有AA區(qū)及STI結(jié)構(gòu)的襯底； 相鄰所述STI結(jié)構(gòu)的襯底中設(shè)置有柵極，且所述柵極的兩側(cè)嵌入設(shè)置于所述STI結(jié)構(gòu)中； 依次采用第一刻蝕工藝和第二刻蝕工藝將所述柵極完全予以暴露，作為閃存器件的浮柵； 沉積介質(zhì)層及控制柵的形成工藝。2.如權(quán)利要求1所述的方法，其特征在于，所述柵極底部與所述襯底之間設(shè)置有一隧穿氧化層。3.如權(quán)利要求1所述的方法，其特征在于，所述第一刻蝕工藝為濕法刻蝕工藝。4.如權(quán)利要求1所述的方法，其特征在于，在進(jìn)行所述第一刻蝕工藝之后，所述STI結(jié)構(gòu)頂部平面介于所述柵極高度的1/3?2/3處。5.如權(quán)利要求1所述的方法，其特征在于，所述第二刻蝕工藝為各向異性刻蝕工藝。6.如權(quán)利要求5所述的方法，其特征在于，所述各向異性刻蝕工藝為干法刻蝕工藝，以去除所述隧穿氧化層之上的STI結(jié)構(gòu)。7.如權(quán)利要求1所述的方法，其特征在于，所述柵極為多晶硅柵或金屬柵。8.如權(quán)利要求1所述的方法，其特征在于，所述介質(zhì)層為ONO介質(zhì)層。9.如權(quán)利要求8所述的方法，其特征在于，所述ONO介質(zhì)層覆蓋在所述浮柵的上表面及側(cè)壁，以及相鄰浮柵之間的STI結(jié)構(gòu)的上表面。10.如權(quán)利要求1所述的方法，其特征在于，所述STI結(jié)構(gòu)填充有絕緣材料。11.如權(quán)利要求10所述的方法，其特征在于，所述絕緣材料為氧化物。
【專利摘要】本發(fā)明提供了一種提高閃存器件耦合率的方法，在基于淺槽嵌壁工藝的閃存器件制備中，通過依次采用濕法刻蝕和干法刻蝕的工藝來講襯底中的浮柵進(jìn)行暴露，不僅可以有效避免在刻蝕過程中對(duì)隧穿氧化層造成的損傷，同時(shí)還盡可能的暴露出更多的浮柵側(cè)壁，有利于提高后續(xù)沉積ONO介質(zhì)層的覆蓋面積，進(jìn)而帶來閃存器件耦合率的提升，提升器件性能。本發(fā)明制程變動(dòng)小，實(shí)現(xiàn)成本較低，試用范圍廣。
【IPC分類】H01L21/28, H01L29/788, H01L27/115, H01L21/8247
【公開號(hào)】CN105206578
【申請(qǐng)?zhí)枴緾N201410273935
【發(fā)明人】殷冠華, 陳廣龍, 劉政紅
【申請(qǐng)人】上海華力微電子有限公司
【公開日】2015年12月30日
【申請(qǐng)日】2014年6月18日