銅柱附連基板的制作方法
【專利說明】
【背景技術(shù)】
[0001]在過去的十年里，倒裝芯片技術(shù)已經(jīng)作為引線鍵合的受歡迎的替代物而出現(xiàn)，用來將半導體器件(例如，集成電路(IC)管芯)互連至基板(例如，印刷電路板、載體基板、插入層(interposer)以及其他管芯)。
[0002]“倒裝芯片”也被稱為“可控坍塌芯片連接”或其首字母縮寫“C4”。通過倒裝芯片技術(shù)，焊接球/凸點被附連到管芯/芯片的一面上的電接觸焊盤。倒裝芯片管芯通常在晶元級被加工，即，當多個相同的管芯仍然是大“晶元”的一部分時被加工。焊接球被沉積到晶元的頂側(cè)上的芯片焊盤上。晶元有時在此時被“單立化(singulated) ”或“切片(diced)”(切割成獨立的管芯)，以提供多個獨立的倒裝芯片管芯，其中每個倒裝芯片管芯在頂面表面上具有焊接球。然后，芯片可以被“翻轉(zhuǎn)”以將焊接球連接到倒裝芯片將被安裝到其上的基板(例如，印刷電路板或載體基板)的頂表面上的匹配接觸焊盤。焊接球附連通常通過回流加熱來提供。
[0003]隨著IC管芯變得越來越復雜，倒裝芯片上的焊接點/球的數(shù)量也急劇地增加。但是在過去，焊接球通常由附連到芯片接觸焊盤的相對大的圓焊接球來提供，最近，銅柱(“CuP”)已經(jīng)被用來代替焊接球。CuP是在其一端附連到倒裝芯片管芯上的接觸焊盤的細長銅條構(gòu)件。CuP以垂直于管芯的面的方向從管芯向外延伸。每個CuP具有附連到其遠端的大致子彈形或半球形的焊塊。CuP’s由該焊塊諸如通過回流加熱來鍵合到基板上的對應(yīng)的接觸焊盤。CuP能夠被更密集地設(shè)置，S卩，以比常規(guī)焊接球/凸點“更高的節(jié)距(higherpitch)”來設(shè)置。例如，用于倒裝芯片焊接球陣列的典型節(jié)距為150 μ m，然而用于倒裝芯片CuP陣列的典型節(jié)距為40 μπι。一種便于將基板連接到具有這種高CuP密度的管芯的方式是在倒裝芯片將被安裝到的基板上提供鍵合“跡線”(也被稱為“梳狀線(finger)”)，而不是常規(guī)的接觸焊盤。跡線是可以以緊密平行的關(guān)系被設(shè)置的細長接觸焊盤，其中在其之間通常沒有任何絕緣材料。
【附圖說明】
[0004]圖1是具有銅柱的常規(guī)的倒裝芯片管芯的頂視等距圖。
[0005]圖2是圖1的倒裝芯片管芯的一部分的詳細的橫截面圖。
[0006]圖3是圖1和圖2中所示類型的倒裝芯片管芯可以被連接到的常規(guī)的基板的一部分的俯視圖。
[0007]圖4是圖1和圖2中所示類型的倒裝芯片管芯可以被連接到的另一類型的基板的一部分的俯視圖。
[0008]圖5是圖4中所示類型的另一基板的橫截面圖。
[0009]圖6是是圖1和圖2中所示類型的倒裝芯片管芯可以被連接到的另一基板的橫截面正視圖。
[0010]圖7是諸如圖6中所示的附連到諸如圖1和2中所示的倒裝芯片管芯的基板的橫截面正視圖。
[0011]圖8是安裝到如圖7中所示的基板的倒裝芯片管芯的俯視圖，其中除了銅柱的橫截面部分之外整個倒裝芯片均被切掉。
[0012]圖9是形成CuP附連基板的方法的流程圖。
【具體實施方式】
[0013]電子組裝件包括CuP附連基板210，該CuP附連基板具有介電層212和覆蓋到介電層212上的阻焊層230。阻焊層212在其內(nèi)具有多個阻焊開口 232。多條平行跡線214、220、222被形成在介電層212上。每條跡線具有第一端部分262、第二端部分264和中間部分266。第一端和第二端部分262、264被阻焊層230覆蓋。中間部分被設(shè)置在阻焊層230內(nèi)的開口 232內(nèi)。每個中間部分264在其上具有至少一個導電涂覆層216、218。從介電層212的頂表面213到最頂端的導電涂覆層218的頂部測量的每個中間部分264的高度至少與阻焊層230的厚度一樣大。
[0014]如圖1所說明的，常規(guī)的倒裝芯片管芯10包括半導體基板12，該半導體基板12包括內(nèi)部電路?；寰哂械谝换蚬ぷ髅?active face) 14和與第一面14相對的第二或非工作面(inactive face) 15。銅柱的陣列16從管芯10的工作面表面14突出。銅柱陣列16包括多個獨立的銅柱18，該多個獨立的銅柱18可以以任何期望的配置被布置在第一面14上。
[0015]圖2說明從管芯10的第一面14突出的一對常規(guī)的銅柱18的典型的結(jié)構(gòu)。每個獨立的銅柱18可以包括大致子彈形或半球形的焊接頭部20，該焊接頭部20被安裝在大致圓柱形的銅粧部分(copper post port1n) 22上。每個銅粧部分22被安裝到在娃基板12的頂表面處形成的接觸焊盤24上。接觸焊盤24被連接到硅基板12內(nèi)的內(nèi)部電路(未示出)。銅粧部分22可以按照慣例以本領(lǐng)域熟知的方式諸如通過下部凸金屬層(under bumpmetal layer) 26被物理連接并電連接到接觸焊盤24。因此，每個銅柱18通過接觸焊盤24和下部凸金屬層26被電連接到半導體基板12內(nèi)的內(nèi)部電路。管芯10的頂表面14上的鈍化層(passivat1n layer) 17包圍每個銅柱18。
[0016]圖3是基板30的一部分的俯視圖，其中基板30適合于被連接到倒裝芯片管芯10的一些銅柱(“CuP”) 18?；?0可以是印刷電路板、IC封裝載體板(IC package carrierboard)、插入件(interposer)或其他類型的電連接基板。基板30具有頂表面32，通過使用常規(guī)或其他方法在頂表面32上提供多條大致平行的跡線(在文中有時被簡稱為“跡線”)34、36、38、40。跡線34、36、38、40可以由銅或其他導電金屬制成。跡線可以涂覆有其他材料，諸如錫或銀，以便于與銅柱的焊接頭鍵合。跡線34、36、38、40被間隙44、46、48分隔開，間隙44、46、48可以都具有相同的寬度。跡線34、36、38、40也可以具有相同的寬度。用于現(xiàn)有技術(shù)跡線34等的典型的寬度范圍是15 μπι到20 μπι。跡線之間的間隙44、46、48可以具有40 μπι到80 μπι的典型的寬度范圍。跡線的寬度與其之間的間隙的寬度的比率通常為2.5到4。將相關(guān)聯(lián)的CuP 18的焊接頭部20連接到獨立的跡線34、36、38、40的位置由52、54、56、58處的虛線圈和十字準線來說明。跡線34、36等相對的縱向端分別由阻焊劑的條62、64覆蓋。阻焊劑是用來屏蔽導電焊盤和跡線與焊料或其他導電材料的非導電材料。阻焊劑有時在本領(lǐng)域中被稱為“焊接掩?！?。在跡線的端部分上提供的阻焊劑條的典型的寬度(在平行于跡線延伸方向的方向上)范圍約為70μπι到170μπι。
[0017]圖4是基板31的一部分的俯視圖，基板31如圖3的基板30 —樣，適合被連接到倒裝芯片管芯10的一些銅柱(“CuP”)18?；?1的結(jié)構(gòu)與基板30的結(jié)構(gòu)類似，不同之處在于除了每條跡線上的小的阻焊開口之外阻焊層完全覆蓋跡線。半導體基板31具有在其上頂表面33上形成的平行間隔開的跡線或“跡線”35、37、39、41。除了阻焊開口 51、53、55,57在其處被提供的每條跡線35、37、39、41的中間部分之上的小的開口 51、53、55、57之夕卜，阻焊層63覆蓋跡線的相對的兩端之間的所有跡線。開口略大于每條跡線的寬度，并且以交錯的關(guān)系被提供。開口 51、53、55、57也比CuP 52、54、56、58的直徑更寬，CuP 52、54、56、58被鍵合到由開口 51、53、55、57暴露的相應(yīng)的跡線的部分。
[0018]圖5是具有與圖4中示出的基板31基本相同的結(jié)構(gòu)的基板110的橫截面正視圖?；?10具有介電層112。第一跡線114被形成在介電層112的頂表面111上。跡線114可以是銅跡線或可以由另一適合的導體(例如，金)形成。如圖5中所示，容易與諸如錫或銀的焊料鍵合的導體涂層116覆蓋跡線114的一部分的頂表面和側(cè)表面。涂層116被施加到的跡線114的該部分被設(shè)置在阻焊開口 132內(nèi)。第二跡線118鄰近跡線112的一側(cè)被設(shè)置，并且第三跡線122鄰近第一跡線112的另一側(cè)被設(shè)置。除了每條跡線的中間部分之上的阻焊開口(例如，設(shè)置在第一跡線114的中間部分115之上的阻焊開口 132)的區(qū)域之外，阻焊層130覆蓋跡線114、118、122的全部。阻焊開口被交錯，諸如圖4中所示的阻焊開口51、53、55、57。因此，在圖5中，在跡線118和122上鄰近跡線114上的開口 132的位置處在跡線118和122上沒有開口。阻焊劑130覆蓋鄰近位于阻焊開口 132中的跡線114的中間部分115的跡線118和122的頂面和側(cè)面部分。在開口 132處的阻焊層130的高度“Sl”大于從基板表面111到第一跡線114上的導電涂層116的頂部測量的高度％”。具有焊接頭142的CuP 140被直接設(shè)置在跡線114中間部分115之上，并且可以通過將其向下移動到與涂層116接觸并隨后回流焊接頭142和涂層116來將其鍵合到跡線114。CuP的頭到涂覆跡線的鍵合是本領(lǐng)域所熟知的，并且因此在本文中不再進一步描述。
[0019]申請人已經(jīng)發(fā)現(xiàn)與倒裝芯片管芯安裝基板(例如，以上參考圖4和5所描述的基板)相關(guān)聯(lián)的某些問題。一個問題是此類基板的制造公差非常小，并且偏離這些公差可能以幾種不同的方式使倒裝芯片/基板組裝件發(fā)生故障。例如，如果阻焊層130在介電層112上從圖5中所示的位置被向左移動小的距離，則跡線118的一部分可能被暴露，并且在回流期間可能進入到阻焊開口 132內(nèi)的CuP 140中的任意焊料142可能使跡線114和118短路。到左側(cè)的同樣的移動可能使跡線114和跡線122之間的開口 132的一部分減少以至于圍繞跡線122的阻焊劑將阻止CuP 140自由移動到與跡線114的頭的接觸關(guān)系內(nèi)。隨著CuP140下降，其可能刮掉圍繞跡線122的阻焊劑的一部分，其中阻焊劑的被刮掉的部分落到涂覆層116上并且干擾焊接頭142和涂覆層116之間的鍵合。使阻焊開口 132太小產(chǎn)生類似的問題，并且導致阻焊劑殘渣落到阻焊開口 132的區(qū)域內(nèi)的跡線122的涂覆層116上。而且，減小阻焊劑的開口尺寸增加了不能使CuP頭142和跡線114之間良好接觸的風險。為了防止這些問題出現(xiàn)，阻焊開口 132的尺寸可以被增加。然而，增加阻焊開口 132的尺寸可能導致不同的故障模式，即所謂的“阻焊劑下部切割”。下部切割通常在覆蓋在相鄰的Cu跡線(例如，118和122)上的阻焊劑的寬度減小時發(fā)生。優(yōu)化形成阻焊開口的工藝以使得阻焊開口不過大也不過小是成本非常高的。下面描述的結(jié)構(gòu)和過程可以被用于消除諸如以上描述的問題。
[0020]圖6是具有帶有頂表面213的介電層212的半導體基板210的側(cè)視圖。第一跡線214在表面213上形成。跡線214可以是銅、金或其