邏輯門電路及cmos數(shù)字電路總劑量效應(yīng)敏感性的分析方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于CMOS數(shù)字集成電路的總劑量效應(yīng)研究領(lǐng)域。
【背景技術(shù)】
[0002] 半導(dǎo)體器件電路長期工作于空間輻射環(huán)境中，將會(huì)受到總劑量效應(yīng)的影響，具體 表征為器件或電路的電學(xué)性能發(fā)生退化甚至出現(xiàn)功能失效。
[0003] 對(duì)電路進(jìn)行總劑量加固的常用方法可以劃分為三類：版圖加固、設(shè)計(jì)加固和屏蔽 加固。版圖加固指的是對(duì)最基本單元的調(diào)整，如改變工藝流程中離子注入、改變阱接觸位置 或數(shù)量、改變單管的版圖結(jié)構(gòu)等，參見專利申請(qǐng)?zhí)?01010548221.4，"一種抗總劑量輻射加 固晶體管結(jié)構(gòu)"等。設(shè)計(jì)加固指的是在網(wǎng)表級(jí)進(jìn)行調(diào)整，在完成基本功能的基礎(chǔ)上兼顧加固 性能，參見專利申請(qǐng)?zhí)?01210155376，"一種總劑量輻射加固的半導(dǎo)體存儲(chǔ)器";屏蔽加固指 的是在芯片或電路板外圍設(shè)置屏蔽層，使輻射得到有效的衰減甚至完全被阻擋。其中版圖 加固和設(shè)計(jì)加固是最常見的方法，能夠有效減輕性能退化的嚴(yán)重程度。但是，這類加固方 法通常是整體加固，因此也帶來相應(yīng)的弊端，具體體現(xiàn)為版圖面積增加，進(jìn)一步導(dǎo)致集成度 等指標(biāo)降低。
[0004] 考慮到上述因素，有選擇性的進(jìn)行加固設(shè)計(jì)是更加科學(xué)合理的選擇，但現(xiàn)有技術(shù) 并沒有提供相關(guān)的CMOS電路敏感區(qū)域甄別方法。針對(duì)整個(gè)電路而言，如果設(shè)計(jì)階段就能甄 別出電路中的敏感節(jié)點(diǎn)，接下來對(duì)這些結(jié)構(gòu)進(jìn)行優(yōu)先加固，就能獲得成本與抗輻射性能間 的平衡，該工作對(duì)總劑量加固領(lǐng)域?qū)⒕哂兄匾膶?shí)用意義。CMOS是互補(bǔ)金屬-氧化物-半 導(dǎo)體晶體管結(jié)構(gòu)的簡稱，其結(jié)構(gòu)特點(diǎn)體現(xiàn)在由n型源漏摻雜金屬-氧化物-半導(dǎo)體晶體管 (nMOS管）和p型源漏摻雜金屬-氧化物-半導(dǎo)體晶體管（pMOS管）對(duì)稱布局組成。CMOS 結(jié)構(gòu)是大規(guī)模數(shù)字集成電路的通用基礎(chǔ)結(jié)構(gòu)，針對(duì)該類結(jié)構(gòu)開展總劑量效應(yīng)敏感性分析、 甄別電路中的敏感節(jié)點(diǎn)的方法適用于大多數(shù)大規(guī)模數(shù)字集成電路。根據(jù)CMOS電路的結(jié)構(gòu) 特點(diǎn)，電路中的節(jié)點(diǎn)通常以PM0S管的組合連接上拉電平Vdd，以nMOS管的組合連接地信號(hào)， 而節(jié)點(diǎn)輸出信號(hào)的抗噪聲能力（靜態(tài)噪聲容限）同時(shí)受到PM0S管與nMOS管電流驅(qū)動(dòng)能力 的影響。

【發(fā)明內(nèi)容】

[0005] 針對(duì)現(xiàn)有CMOS電路敏感區(qū)域甄別方法缺失，現(xiàn)有加固方法在對(duì)電路進(jìn)行總劑量 加固前沒有進(jìn)行敏感性區(qū)域甄別而導(dǎo)致的版圖面積增加，集成度等指標(biāo)降低的技術(shù)問題， 本發(fā)明提供一種邏輯門電路及CMOS數(shù)字電路總劑量效應(yīng)敏感性的分析方法，能夠甄別出 其中總劑量效應(yīng)敏感節(jié)點(diǎn)的方法，可用于指導(dǎo)加固設(shè)計(jì)，獲取成本與抗輻射性能間的平衡。 [0006] 本發(fā)明所提供的邏輯門電路的總劑量效應(yīng)敏感性的分析方法，其特殊之處在于： 包括以下步驟：
[0007] 1)列舉待分析邏輯門電路在輻照過程中的工作狀態(tài)，列舉待分析邏輯門電路在測 試過程中的工作狀態(tài)，其中的工作狀態(tài)指的是輸入信號(hào)的電平設(shè)置；將兩種過程中的工作 狀態(tài)進(jìn)行排列組合形成多組輸入信號(hào)組合，
[0008] 2)根據(jù)待分析邏輯門電路的結(jié)構(gòu)特點(diǎn)和各組輸入信息組合，將組成分析邏輯門電 路的PM0S管組合的具體結(jié)構(gòu)和nMOS管組合的具體結(jié)構(gòu)進(jìn)行簡化并等效為反相器的結(jié)構(gòu)形 式；
[0009] 3)根據(jù)等效得到的反相器的結(jié)構(gòu)形式，計(jì)算各反相器的電導(dǎo)，最小的等效pMOS管 電導(dǎo)和最大的等效nMOS管電導(dǎo)組合將對(duì)應(yīng)著最強(qiáng)的總劑量敏感性。
[0010] 為了進(jìn)一步提高甄別敏感區(qū)域的速度，本發(fā)明在步驟1)和2)之間增加了淘汰多 組輸入信號(hào)組合中輻照過程輸入信號(hào)均為低電平的組合狀態(tài)的步驟；還增加了淘汰多組輸 入信號(hào)組合中測試過程輸出信號(hào)為低電平的組合狀態(tài)的步驟。
[0011] 進(jìn)一步的，本發(fā)明步驟3)中反相器的電導(dǎo)的計(jì)算方法如下：
[0012] 對(duì)于pMOS管的組合而言，單個(gè)pMOS管的電導(dǎo)值正比于其寬長比（W/L)，當(dāng)pMOS管 并聯(lián)時(shí)，將各個(gè)PM0S管電導(dǎo)值求和得到等效反相器中pMOS管的電導(dǎo)值；當(dāng)pMOS管串聯(lián)時(shí)， 將各個(gè)pMOS管電導(dǎo)值的倒數(shù)求和得到對(duì)應(yīng)等效電導(dǎo)值的倒數(shù)；
[0013] 對(duì)于nMOS管組合，單個(gè)nMOS管的電導(dǎo)值正比于其溝道長度的倒數(shù)（1/L)，按照與 pMOS管相同的方法計(jì)算電導(dǎo)的串并聯(lián)法則進(jìn)行等效。
[0014] 該計(jì)算方法是根據(jù)pMOS管工作在飽和區(qū)時(shí)的電流-電壓關(guān)系和nMOS管工作在截 止區(qū)時(shí)的漏電流-電壓規(guī)律推導(dǎo)得到的。
[0015] 本發(fā)明所提供的CMOS數(shù)字電路總劑量效應(yīng)敏感性的分析方法，其特殊之處在于： 包括以下步驟：
[0016] 1)將CMOS數(shù)字電路劃分為多個(gè)邏輯門電路；
[0017] 2)分別對(duì)每一種邏輯門電路，按照如下步驟進(jìn)行總劑量效應(yīng)敏感性分析：
[0018] 2. 1)列舉待分析邏輯門電路在輻照過程中的工作狀態(tài)，列舉待分析邏輯門電路在 測試過程中的工作狀態(tài)，其中的工作狀態(tài)指的是輸入信號(hào)的電平設(shè)置；將兩種過程中的工 作狀態(tài)進(jìn)行排列組合形成多組輸入信號(hào)組合，
[0019] 2. 2)根據(jù)待分析邏輯門電路的結(jié)構(gòu)特點(diǎn)和各組輸入信息組合，將組成分析邏輯門 電路的pMOS管組合的具體結(jié)構(gòu)和nMOS管組合的具體結(jié)構(gòu)進(jìn)行簡化并等效為反相器的結(jié)構(gòu) 形式；
[0020] 2. 3)根據(jù)等效得到的反相器的結(jié)構(gòu)形式，計(jì)算各反相器的電導(dǎo)，根據(jù)最小的等效 pMOS管電導(dǎo)和最大的等效nMOS管電導(dǎo)組合將對(duì)應(yīng)著最強(qiáng)的總劑量敏感性的規(guī)則，得到待 分析邏輯門電路可能表征出的最嚴(yán)重總劑量損傷的評(píng)價(jià)數(shù)據(jù)；
[0021] 3)將各邏輯門電路可能表征出的最嚴(yán)重總劑量損傷的評(píng)價(jià)數(shù)據(jù)進(jìn)行比較得到 CMOS數(shù)字電路中最嚴(yán)重總劑量效應(yīng)敏感性的邏輯門電路。
[0022] 本發(fā)明的優(yōu)點(diǎn)在于：
[0023] 1、本發(fā)明提出的一種針對(duì)CMOS數(shù)字電路，能夠快速甄別出電路中的總劑量效應(yīng) 敏感節(jié)點(diǎn)的方法，實(shí)現(xiàn)了在設(shè)計(jì)階段對(duì)于電路中總劑量效應(yīng)敏感節(jié)點(diǎn)的甄別，進(jìn)而可用于 指導(dǎo)加固設(shè)計(jì)，極大地節(jié)約了版圖面積；
[0024] 2、本發(fā)明所提出的總劑量效應(yīng)敏感性的分析方法便于自動(dòng)化操作，便于定量比 較各電路節(jié)點(diǎn)的總劑量效應(yīng)敏感性，同時(shí)使大型數(shù)字電路的敏感節(jié)點(diǎn)甄別成為可能；
[0025] 3、本發(fā)明對(duì)于簡化大規(guī)模集成電路的總劑量效應(yīng)電路分析流程具有一定的啟發(fā)。
【附圖說明】
[0026] 圖1為與非門電路示意圖；
[0027] 圖2為異或門電路示意圖；
[0028] 圖3為或非門電路示意圖。
【具體實(shí)施方式】
[0029] 以下對(duì)本發(fā)明進(jìn)行詳細(xì)說明。
[0030] 對(duì)于目前通用的深亞微米或納米工藝集成電路而言，總劑量損傷主要影響到的是 其中的nMOS管，尤其是輻照過程中連接高電平的nMOS管，而pMOS管對(duì)應(yīng)的電學(xué)特性漂移 幾乎可以忽略不計(jì)。基于這種考慮，甄別電路的總劑量敏感性時(shí)，只需要考察輻照過程中存 在高電平輸入信號(hào)的組合狀態(tài)，對(duì)于輻照過程中輸入信號(hào)均為低電平的組合狀態(tài)可以直接 加以淘汰。
[0031] CMOS電路的總劑量損傷主要表征為輸出高電平值隨累積劑量的增加逐漸降 低，當(dāng)輸出高電平的幅值低到一定程度時(shí)，有可能被后端電路錯(cuò)誤甄別為邏輯低電平 ('1'->'0'），這時(shí)即發(fā)生了邏輯失效。于是，甄別電路的總劑量敏感性時(shí)，對(duì)于測試過程 中輸出信號(hào)為低電平的輸入信號(hào)組合可以直接加以淘汰。
[0032] 下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明做進(jìn)一步的闡述。設(shè)定某CMOS電路由圖1、 圖2和圖3所示的三種邏輯門組成，這三種邏輯門均由兩個(gè)pMOS管和兩個(gè)nMOS管按照對(duì) 稱方式組合而成。按照
【發(fā)明內(nèi)容】
中所述的步驟，將甄別出三種邏輯門的輸出信號(hào)對(duì)總劑量 的相對(duì)敏感性。
[0033] 圖1為CMOS數(shù)字電路中常見的與非門電路示意圖，輸入端為A、B，輸出端為Outl。 表1中給出了按照
【發(fā)明內(nèi)容】
對(duì)圖1中的與非門電路執(zhí)行敏感性分析的步驟，其中"0"代表 輻照過程中接低電平，"1"代表輻照過程中接高電平，"x"代表任意組合。按照
【發(fā)明內(nèi)容】
中 步驟，首先需甄選出輻照過程中柵極接高電平的nMOS管，同時(shí)保證輸出信號(hào)為高電平。所 以，首先甄選出不符合這兩項(xiàng)要求的輸入信號(hào)組合將其淘汰，如表1中第一、二列的第三行 所示，當(dāng)輻照過程中A端和B端全部連接"0"時(shí)，電路中不存在輻照過程中柵極接高電平的 nMOS管，引入的總劑量損傷可以忽略不計(jì)；如第三、四列的第四行所示，當(dāng)測試過程中A端 和B端全部連接"1"時(shí)，輸出信號(hào)為低電平，此時(shí)電路中的總劑量損傷將無法顯現(xiàn)出來。這 樣兩種情況屬于首先需要排除的輸入信號(hào)組合