具有縮小底電極的電阻性存儲器單元的制作方法
【專利說明】
[0001] 相關(guān)申請案的奪叉參考
[0002] 本申請案要求2013年3月13日提出的美國臨時申請案第61/780, 317號的權(quán)益， 所述申請案以引用的方式并入本文中。
技術(shù)領(lǐng)域
[0003] 本發(fā)明涉及具有提供用于導(dǎo)電路徑（例如，導(dǎo)電細(xì)絲或空位鏈）的形成的縮小區(qū) 域的不對稱結(jié)構(gòu)（例如，包含環(huán)形底電極）的電阻性存儲器單元，例如，導(dǎo)電橋接隨機(jī)存取 存儲器（CBRAM)或電阻性隨機(jī)存取存儲器（ReRAM)單元。
【背景技術(shù)】
[0004] 電阻性存儲器單元（例如，導(dǎo)電橋接存儲器（CBRAM)及電阻性RAM(ReRAM)單元） 是提供優(yōu)于常規(guī)快閃存儲器單元的尺寸縮放及成本優(yōu)勢的一種新類型的非易失性存儲器 單元。CBRAM是基于固態(tài)電解質(zhì)內(nèi)的離子的物理重新定位。CBRAM存儲器單元可由兩個固 態(tài)金屬電極組成，一者相對惰性（例如，鎢），另一者具有電化學(xué)活性（例如，銀或銅），兩者 之間具有電解質(zhì)的薄膜。CBRAM單元的基本理念為產(chǎn)生可編程的導(dǎo)電細(xì)絲，所述可編程的導(dǎo) 電細(xì)絲是通過跨越通常非導(dǎo)電膜的單一或非常少的納米級離子，透過跨越所述非導(dǎo)電膜的 偏置電壓的應(yīng)用而形成。所述非導(dǎo)電膜被稱為電解質(zhì)，因?yàn)槠渫ㄟ^非常類似于電池中的氧 化/還原過程而產(chǎn)生細(xì)絲。在ReRAM單元中，傳導(dǎo)是通過絕緣體中的空位鏈的產(chǎn)生。細(xì)絲 /空位鏈的產(chǎn)生產(chǎn)生接通狀態(tài)（電極之間的高傳導(dǎo)），而細(xì)絲/空位鏈的溶解是通過以焦耳 (Joule)加熱電流施加類似極性或以更小電流施加相反極性，以將電解質(zhì)/絕緣體回復(fù)返 回到其非導(dǎo)電關(guān)閉狀態(tài)。
[0005] 多種材料已經(jīng)證實(shí)可用于電阻性存儲器單元，包括電解質(zhì)及電極兩者。一實(shí)例為 基于Cu/SiOx的單元，其中Cu為活性金屬源電極且SiOx為電解質(zhì)。
[0006] 電阻性存儲器單元面對的一個共同問題為接通狀態(tài)保留，即尤其在存儲器零件通 常合格的高溫（85°C/125°C)下導(dǎo)電路徑（細(xì)絲或空位鏈）為穩(wěn)定的能力。
[0007] 圖1展示了常規(guī)CBRAM單元1A，其具有布置在底電極12(例如，鎢）上方的頂電極 10 (例如，銅），其中電解質(zhì)或中間電極14 (例如，SiO2)布置在所述頂電極與底電極之間。當(dāng) 偏置電壓施加到單元IA時導(dǎo)電細(xì)絲18從底電極12到頂電極10通過電解質(zhì)14傳播。此 結(jié)構(gòu)具有各種潛在的限制或缺點(diǎn)。舉例來說，用于細(xì)絲形成的有效橫截面區(qū)域（在本文中 稱為有效細(xì)絲形成區(qū)域，指示為Aff或替代地"局限區(qū)"）相對大且無局限，使細(xì)絲形成區(qū)域 易受外在缺陷影響。此外，多細(xì)絲根形成可能歸因于相對大的區(qū)域，其可導(dǎo)致細(xì)絲更弱（更 不堅(jiān)固）。一般來說，有效細(xì)絲形成區(qū)域Aff的直徑或?qū)挾龋ㄖ甘緸?x"）與從底電極12到 頂電極10的細(xì)絲傳播距離（在此情況中為電解質(zhì)14的厚度，指示為"y"）之間比率越大， 多根細(xì)絲形成的機(jī)會越大。此外，大電解質(zhì)體積包圍細(xì)絲，此為細(xì)絲提供擴(kuò)散路徑且因此可 提供差的保留。因此，限制其中形成導(dǎo)電路徑的電解質(zhì)材料的體積可歸因于空間局限而提 供更堅(jiān)固細(xì)絲?？赏ㄟ^縮小在底電極12與電解質(zhì)14之間接觸的區(qū)域而限制其中形成導(dǎo)電 路徑的電解質(zhì)材料的體積。
[0008] 如本文中所使用，"導(dǎo)電路徑"指導(dǎo)電細(xì)絲（例如，在CBRAM單元中）、空位鏈（例 如，在基于氧空位的ReRAM單元中）或用于連接非易失性存儲器單元的底電極及頂電極的 任何其它類型的導(dǎo)電路徑（通常通過布置于底電極與頂電極之間的電解質(zhì)層或區(qū)域）。如 本文中所使用，"電解質(zhì)層"或"電解質(zhì)區(qū)域"指在底電極與頂電極之間的導(dǎo)電路徑傳播所通 過的電解質(zhì)/絕緣體/存儲器層或區(qū)域。
[0009] 圖2展示CBRAM單元形成的某些原理。導(dǎo)電路徑18可橫向形成且增長或形成支 鏈到多個平行路徑。此外，導(dǎo)電路徑的位置可隨著每一編程/擦除周期而改變。此可導(dǎo)致 臨界切換性能、可變性、高溫保留問題及/或切換耐久性。已展示限制切換體積利于操作。 這些原理應(yīng)用到ReRAM及CBRAM單元。針對這些技術(shù)的采用的主要障礙為切換均勻性。

【發(fā)明內(nèi)容】

[0010] 根據(jù)各種實(shí)施例，一種非易失性存儲器單元結(jié)構(gòu)及相關(guān)聯(lián)的制造過程提供底電極 與電解質(zhì)層之間的縮小的接觸區(qū)域，因此限制其中導(dǎo)電路徑可形成的區(qū)域（即，"局限區(qū)"） 且因此產(chǎn)生具有改進(jìn)的切換性能、保留性能及/或可靠性的更厚、單一導(dǎo)電路徑根存儲器 單元（例如，CBRAM單元及ReRAM單元）。舉例來說，可通過具有小于100A的寬度的窄環(huán)而 界定局限區(qū)。
[0011] 在一實(shí)施例中，電阻性存儲器單元包含環(huán)形底電極、頂電極及布置在所述底電極 與所述頂電極之間的電解質(zhì)層。
[0012] 在另一實(shí)施例中，一種用于形成電阻性存儲器單元的方法包括通過一過程而形成 環(huán)形底電極，所述過程包含：在底電極接觸件上方形成電介質(zhì)層；在所述電介質(zhì)層中蝕刻 通孔以暴露所述底電極接觸件的至少部分；在所述電介質(zhì)層上方沉積導(dǎo)電通孔襯墊且進(jìn)入 所述通孔，沉積于所述通孔中的所述通孔襯墊形成所述通孔中的環(huán)形結(jié)構(gòu)及與所述暴露底 電極接觸件接觸的接觸部分，所述環(huán)形結(jié)構(gòu)界定所述環(huán)形結(jié)構(gòu)的徑向向內(nèi)腔；且使用電介 質(zhì)填充材料填充所述腔，使得所述通孔襯墊的所述環(huán)形結(jié)構(gòu)形成所述環(huán)形底電極，在所述 底電極上方沉積電解質(zhì)層且在所述電解質(zhì)層上方沉積頂電極。
【附圖說明】
[0013] 參考圖式在下文中論述實(shí)例實(shí)施例，在圖式中：
[0014] 圖1展示實(shí)例常規(guī)CBRAM單元；
[0015] 圖2展示CBRAM單元形成的某些原理；
[0016] 圖3展示根據(jù)實(shí)例實(shí)施例的具有環(huán)形底電極的實(shí)例電阻性存儲器單元結(jié)構(gòu)（例 如，CBRAM或ReRAM單元）的橫截面；
[0017] 圖4A到圖4B2說明常規(guī)連續(xù)底電極結(jié)構(gòu)的方面；
[0018] 圖5A到圖5B2說明根據(jù)本發(fā)明的實(shí)例實(shí)施例的環(huán)形底電極結(jié)構(gòu)的方面以展示所 述環(huán)形底電極結(jié)構(gòu)相較于常規(guī)連接底電極結(jié)構(gòu)的一個優(yōu)點(diǎn)；
[0019] 圖6A到圖6D說明根據(jù)一實(shí)施例的用于產(chǎn)生具有環(huán)形底電極的存儲器單元結(jié)構(gòu)的 實(shí)例過程；及
[0020] 圖7說明根據(jù)實(shí)例實(shí)施例的具有環(huán)形底電極的實(shí)例電阻性存儲器單元結(jié)構(gòu)。
【具體實(shí)施方式】
[0021] 圖3說明針對電阻性存儲器單元（例如，CBRAM或ReRAM單元）的實(shí)例結(jié)構(gòu)100的 橫截面，所述電阻性存儲器單元具有：環(huán)形底電極102,其形成于層間電介質(zhì)層104中；電解 質(zhì)層106 ;及頂電極108,其形成于底電極102上方使得電解質(zhì)層106布置于底電極102與 頂電極108之間；及位線110,其連接到頂電極108。
[0022] 結(jié)構(gòu)100的各種組件區(qū)域中的每一者可由任何合適的材料形成且以任何合適的 方式形成。舉例來說，環(huán)形底電極102可由TiN或任何其它合適的底電極材料形成；頂電 極108可由Cu(例如，由PVD形成的非常薄的Cu層（例如，10到30nm/5到15nm))或任何 其它合適的頂電極材料形成；電解質(zhì)層106可由高質(zhì)量SiO2SSiO的薄層（例如，3QAJlJ 150A)或任何其它合適的電解質(zhì)材料形成；且位線110可由TaN或任何其它合適的位線材 料形成。
[0023] 在120處指示從環(huán)形底電極102到頂電極108通過電解質(zhì)層106傳播的實(shí)例細(xì)絲 (例如，金屬橋）。與固態(tài)底電極結(jié)構(gòu)相比較，環(huán)形底電極102提供底電極102與上伏電解 質(zhì)層104之間的實(shí)質(zhì)上縮小的接觸區(qū)域，因此提供縮小的局限區(qū)。在此實(shí)例中，環(huán)形底電極 102具有小于100A的厚度（X)。提供小于電解質(zhì)層的厚度（y)的底電極厚度（x)(即，x/ y〈l)可提供尤其減少的多個導(dǎo)電路徑形成的機(jī)會。
[0024] 圖4A到4B2及圖5A到5B2說明常規(guī)連續(xù)底電極結(jié)構(gòu)的方面（圖4A到4B2)及根 據(jù)本發(fā)明的實(shí)施例的環(huán)形底電極結(jié)構(gòu)的方面（圖5A到5B2)以展示環(huán)形底電極結(jié)構(gòu)的優(yōu) 點(diǎn)。特定來說，圖4A展示細(xì)絲形成的橫截面，且圖4B1及4B2展示針對常規(guī)單元結(jié)構(gòu)的多個 細(xì)絲的形成的俯視圖，所述常規(guī)單元結(jié)構(gòu)具有連續(xù)底電極102'、頂電極108'及所述連續(xù)底 電極102'與頂電極108'之間的電解質(zhì)層106'。同樣地，圖5A展示細(xì)絲形成的橫截面，且 圖5B1及5B2展示針對根據(jù)本發(fā)明的實(shí)施例的單元結(jié)構(gòu)的單一細(xì)絲的形成進(jìn)展的俯視圖， 所述單元結(jié)構(gòu)具有環(huán)形底電極102、頂電極108及所述環(huán)形底電極102與頂