異溝道cmos集成器件及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種異溝道CMOS集成器件及其制備方法。
【背景技術(shù)】
[0002]新技術(shù)革命又稱現(xiàn)代技術(shù)革命，也有人將它稱為繼蒸氣機(jī)、電力之后的第三次技術(shù)革命。以微電子技術(shù)、電子計(jì)算機(jī)、激光、光纖通信、衛(wèi)星通信和遙感技術(shù)為主要內(nèi)容的信息技術(shù)成為新技術(shù)革命的先導(dǎo)技術(shù)。新技術(shù)革命產(chǎn)生于本世紀(jì)40年代中期，它首先在西方發(fā)達(dá)資本主義國家興起，逐步向其他國家與地區(qū)輻射，直至席卷全球，它是伴隨著當(dāng)代科學(xué)技術(shù)的形式發(fā)展起來，已擴(kuò)展到了科學(xué)技術(shù)的各個領(lǐng)域。
[0003]對半導(dǎo)體產(chǎn)業(yè)發(fā)展產(chǎn)生巨大影響的“摩爾定律”之處:集成電路芯片上的晶體管數(shù)目，約每18個月翻一番，性能也翻一番。40多年來，世界半導(dǎo)體產(chǎn)業(yè)始終按照這條定律不斷地發(fā)展。但是，隨著器件特征尺寸的不斷減小，尤其是進(jìn)入納米尺寸之后，微電子技術(shù)的發(fā)展越來越逼近材料、技術(shù)和器件的極限，面臨著巨大的挑戰(zhàn)。當(dāng)器件特征尺寸縮小到65nm以后，納米尺寸器件中的短溝效應(yīng)、強(qiáng)場效應(yīng)、量子效應(yīng)、寄生參量的影響，工藝參數(shù)誤差等問題對器件泄露電流、亞閾特性、開態(tài)/關(guān)態(tài)電流等性能的影響越來越突出，電路速度和功耗的矛盾也將更加嚴(yán)重。
[0004]為了解決上述問題，新材料、新技術(shù)和新工藝被應(yīng)用，但效果并不十分理想。比如:隧穿一極管雖然電流開關(guān)比很尚，但制作成本尚，開態(tài)電流??；石墨稀材料載流子具有極尚的迀移率，但禁帶寬度問題一直沒有很好的得以解決。FinFET器件可以有效減小系漏電流，但是工藝復(fù)雜且提升效果有限。而應(yīng)變Si材料與應(yīng)變Ge材料能夠有效提升器件性能并且工藝相對易實(shí)現(xiàn)，從而可以使CMOS集成電路芯片性能得到明顯改善。因此，如何制作一種高性能的CMOS集成器件就變得及其重要。

【發(fā)明內(nèi)容】

[0005]因此，為解決現(xiàn)有技術(shù)存在的技術(shù)缺陷和不足，本發(fā)明提出一種異溝道CMOS集成器件及其制備方法。
[0006]具體地，本發(fā)明實(shí)施例提出的一種異溝道CMOS集成器件的制備方法，包括:
[0007](a)選取 SOI 襯底；
[0008](b)在所述SOI襯底上連續(xù)生長P型應(yīng)變Ge層和P型應(yīng)變Si層，以分別形成PMOS的溝道層和NMOS的溝道層；
[0009](c)在所述P型應(yīng)變Si層表面上采用刻蝕工藝形成隔離溝槽，以分離形成NMOS有源區(qū)和PMOS有源區(qū)；
[0010](d)刻蝕所述PMOS有源區(qū)表面的所述應(yīng)變硅層，并向所述PMOS有源區(qū)內(nèi)注入N型離子；
[0011](e)在所述PMOS有源區(qū)指定位置處注入P型離子形成PMOS源漏區(qū)，在所述NMOS有源區(qū)指定位置處注入N型離子形成NMOS源漏區(qū)；
[0012](f)在所述PMOS有源區(qū)表面且異于源漏區(qū)位置處形成PMOS柵極；在所述NMOS有源區(qū)表面且異于源漏區(qū)位置處形成NMOS柵極；以及
[0013](g)金屬化處理，并光刻漏極引線、源極引線和柵極引線，最終形成異溝道CMOS集成器件。
[0014]此外，本發(fā)明另一實(shí)施例提出的一種異溝道CMOS集成器件，由上述實(shí)施例的異溝道CMOS集成器件的制備方法制得。
[0015]由上可知，本發(fā)明實(shí)施例具有如下優(yōu)點(diǎn):
[0016]1.本發(fā)明PMOS利用的材料為壓應(yīng)變Ge材料，相對于傳統(tǒng)Si材料空穴迀移率提高了數(shù)倍，從而提升了 CMOS器件的驅(qū)動電流與頻率特性；
[0017]2.本發(fā)明NMOS利用的材料為張應(yīng)變Si材料，相對于傳統(tǒng)Si材料電子迀移率有了很大的提高，從而提升了 CMOS器件的驅(qū)動電流與頻率特性；
[0018]3.本發(fā)明制備的CMOS器件使用了不同的溝道材料，充分發(fā)揮了應(yīng)變Ge材料與應(yīng)變Si材料的特性；
[0019]4.由于本發(fā)明所提出的工藝方法與現(xiàn)有Si集成電路加工工藝兼容，因此，可以在不用追加任何資金和設(shè)備投入的情況下，制備異溝道CMOS器件與集成電路，可實(shí)現(xiàn)了國內(nèi)集成電路加工能力的大幅提升。
[0020]通過以下參考附圖的詳細(xì)說明，本發(fā)明的其它方面和特征變得明顯。但是應(yīng)當(dāng)知道，該附圖僅僅為解釋的目的設(shè)計(jì)，而不是作為本發(fā)明的范圍的限定，這是因?yàn)槠鋺?yīng)當(dāng)參考附加的權(quán)利要求。還應(yīng)當(dāng)知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結(jié)構(gòu)和流程。
【附圖說明】
[0021]下面將結(jié)合附圖，對本發(fā)明的【具體實(shí)施方式】進(jìn)行詳細(xì)的說明。
[0022]圖1為本發(fā)明實(shí)施例的一種異溝道CMOS集成器件的制備方法流程圖；
[0023]圖2a_圖2y為本發(fā)明實(shí)施例的一種異溝道CMOS集成器件的制備方法示意圖；
[0024]圖3為本發(fā)明實(shí)施例的另一種異溝道CMOS集成器件的制備方法流程圖；
[0025]圖4為本發(fā)明實(shí)施例的一種異溝道CMOS集成器件的器件結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0026]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。
[0027]實(shí)施例一
[0028]請參加圖1，圖1為本發(fā)明實(shí)施例的一種異溝道CMOS集成器件的制備方法流程圖，該制備方法包括如下步驟:
[0029](a)選取 SOI 襯底；
[0030](b)在SOI襯底上連續(xù)生長P型應(yīng)變Ge層和P型應(yīng)變Si層，以分別形成PMOS的溝道層和NMOS的溝道層；
[0031](c)在P型應(yīng)變Si層表面上采用刻蝕工藝形成隔離溝槽，以分離形成NMOS有源區(qū)和PMOS有源區(qū)；
[0032](d)刻蝕PMOS有源區(qū)表面的應(yīng)變Si層，并向PMOS有源區(qū)內(nèi)注入N型離子；
[0033](e)在PMOS有源區(qū)指定位置處注入P型離子形成PMOS源漏區(qū)，在NMOS有源區(qū)指定位置處注入N型離子形成NMOS源漏區(qū)；
[0034](f)在PMOS有源區(qū)表面且異于源漏區(qū)位置處形成PMOS柵極；在NMOS有源區(qū)表面且異于源漏區(qū)位置處形成NMOS柵極；以及
[0035](g)金屬化處理，并光刻漏極引線、源極引線和柵極引線，最終形成異溝道CMOS集成器件。
[0036]具體地，在步驟(b)之前，還包括:
[0037](xl)在SOI襯底上形成SiGe外延層；
[0038](x2)在SiGe外延層上形成本征Si層；
[0039](x3)對SOI襯底、SiGe外延層和本征Si層采用干氧氧化工藝進(jìn)行氧化，并退火處理，形成濃縮SiGe層。
[0040]具體地，步驟(b)包括:
[0041](bl)在濃縮SiGe層上生長P型應(yīng)變Ge層，且應(yīng)變Ge為壓應(yīng)力應(yīng)變Ge ；
[0042](b2)在P型應(yīng)變Ge層上生長P型應(yīng)變Si層，且應(yīng)變Si為張應(yīng)力應(yīng)變Si。
[0043]具體地，步驟(C)包括:
[0044](Cl)利用光刻工藝在P型應(yīng)變Si層表面形成隔離區(qū)圖形；
[0045](c2)利用刻蝕工藝，在隔離區(qū)圖形所在位置刻蝕形成隔離槽；
[0046](c3)利用化學(xué)氣相沉積工藝，采用氧化物填充隔離槽，形成CMOS集成器件的隔離區(qū)。
[0047]具體地，在步驟(d)包括:
[0048](dl)在NMOS有源區(qū)和PMOS有源區(qū)表面形成第一阻擋層；
[0049](d2)利用刻蝕工藝刻蝕掉PMOS有源區(qū)上方的第一阻擋層及P型應(yīng)變Si層；
[0050](d3)利用離子注入工藝，在PMOS有源區(qū)內(nèi)注入N型離子。
[0051]具體地，在步驟(e)之前，還包括:
[0052](yl)在NMOS有源區(qū)表面和PMOS有源區(qū)表面形成Al2O3或Cr 203層，作為NMOS柵氧化層和PMOS柵氧化層；
[0053](y2)在NMOS柵氧化層和PMOS柵氧化層表面形成第二阻擋層。
[0054]具體地，步驟(e)包括:
[0055](el)利用刻蝕工藝刻蝕掉PMOS有源區(qū)上方指定區(qū)域的第二阻擋層和柵氧化層；
[0056](e2)利用離子注入工藝，在PMOS有源區(qū)內(nèi)注入P型離子以形成PMOS源漏區(qū)；
[0057](e3)利用刻蝕工藝刻蝕掉NMOS有源區(qū)上方指定區(qū)域的第二阻擋層和柵氧化層；
[0058](e4)利用離子注入工藝，在NMOS有源區(qū)內(nèi)注入N型離子以形成NMOS源漏區(qū)。
[0059]具體地，在步驟(f)之前，還包括:
[0060](zl)在NMOS有源區(qū)和PMOS有源區(qū)表面形成第三阻擋層；
[0061](z2)利用刻蝕工藝刻蝕掉NMOS源漏區(qū)和PMOS源漏區(qū)上方指定位置處的第三阻擋層，以形成NMOS源漏窗口和PMOS源漏窗口 ；
[0062](z3)利用化學(xué)氣相沉積工藝，在NMOS源漏窗口和PMOS源漏區(qū)窗口淀積金屬形成源漏接觸層。
[0063]具體地，步驟⑴包括:
[0064](fl)在NMOS有源區(qū)和PMOS有源區(qū)表面形成第四阻擋層；
[0065](f2)利用刻蝕工藝刻蝕第四阻擋層形成NMOS柵極窗口和PMOS柵極窗口 ；
[0066](f3)利用化學(xué)氣相沉積工藝，在NMOS柵極窗口和PMOS柵極窗口淀積金屬以形成NMOS柵極和PMOS柵極。
[0067]本發(fā)明實(shí)施例具有如下優(yōu)點(diǎn):
[0068]1.本發(fā)明PMOS利用的材料為壓應(yīng)變Ge材料，相對于傳統(tǒng)Si材料空穴迀移率提高了數(shù)倍，從而提升了 CMOS器件的驅(qū)動電流與頻率特性；
[0069]2.本發(fā)明NMOS利用的材料為張應(yīng)變Si材