一種四合一天線合路系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及移動(dòng)通信技術(shù)領(lǐng)域，尤其涉及一種四合一天線合路系統(tǒng)。
【背景技術(shù)】
[0002] 目前，在各個(gè)領(lǐng)域信息數(shù)據(jù)多數(shù)靠通信基站實(shí)現(xiàn)多部信道進(jìn)行接收和發(fā)送，但是 多部信道工作時(shí)天線相互干擾，影響接收信息。為解決這一問(wèn)題，本發(fā)明分析目前市場(chǎng)使 用需求，研制了四合一天線合路器。進(jìn)入21世紀(jì)以來(lái)，無(wú)線通信技術(shù)正在以前所未有的速 度向前發(fā)展。隨著用戶對(duì)各種實(shí)時(shí)多媒體業(yè)務(wù)需求的增加和互聯(lián)網(wǎng)技術(shù)的迅猛發(fā)展，無(wú)線 通信技術(shù)正朝著數(shù)字化、綜合化、寬帶化、智能化以及個(gè)人化的方向發(fā)展。目前無(wú)線通信工 作頻段由短波、超短波、微波發(fā)展到毫米波、紅外波和超長(zhǎng)波；頻段間隔由100kHz、50kHz、 25kHz發(fā)展到12. 5kHz甚至更窄；調(diào)制方式由振幅壓擴(kuò)單邊帶模擬調(diào)制發(fā)展到數(shù)字調(diào)制；多 址方式由FDMA、TDMA、CDMA發(fā)展到混合多址，以及固定多址和隨機(jī)多址的結(jié)合；業(yè)務(wù)類(lèi)型由 語(yǔ)音發(fā)展到數(shù)據(jù)、傳真、直到多媒體綜合業(yè)務(wù)。
[0003] 在移動(dòng)通信系統(tǒng)中，多信道工作的基地臺(tái)集中了大量的收、發(fā)設(shè)備，若每臺(tái)收、發(fā) 信機(jī)都各使用一副天線，無(wú)論是同桿架設(shè)還是分桿設(shè)置，在經(jīng)濟(jì)、技術(shù)和場(chǎng)地利用等方面都 很不實(shí)用。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明主要是解決現(xiàn)有技術(shù)中所存在的技術(shù)問(wèn)題，從而提供一種減少天線數(shù)量和 天線之間相互干擾的影響，節(jié)約成本且多個(gè)信道同時(shí)工作時(shí)無(wú)相互干擾的四合一天線合路 系統(tǒng)。
[0005] 本發(fā)明的上述技術(shù)問(wèn)題主要是通過(guò)下述技術(shù)方案得以解決的：
[0006] 本發(fā)明提供的四合一天線合路系統(tǒng)，包括第一至第四信道，其還包括射頻系統(tǒng)和 數(shù)字系統(tǒng)，所述射頻系統(tǒng)包括濾波器組、射頻交換模塊和綜合與互調(diào)處理模塊，所述射頻交 換模塊包括射頻交換模塊前板和射頻交換模塊后板，所述濾波器組設(shè)置在所述射頻交換模 塊前板和射頻交換模塊后板之間，所述第一至第四信道分別與所述射頻交換模塊后板相連 接，所述射頻交換模塊前板經(jīng)所述綜合與互調(diào)處理模塊與外部的天線相連接，所述數(shù)字系 統(tǒng)包括控制模塊，所述控制模塊分別與所述第一至第四信道、所述射頻交換模塊前板和射 頻交換模塊后板相連接，且用于根據(jù)所述第一至第四信道提供的頻率字來(lái)控制所述射頻交 換模塊對(duì)應(yīng)的射頻通道的打開(kāi)或關(guān)閉，其中，所述濾波器組由若干個(gè)帶通濾波器組成。
[0007] 進(jìn)一步地，所述數(shù)字系統(tǒng)還包括電源模塊、鍵盤(pán)顯示模塊和LED燈模塊，所述控制 模塊包括ARM模塊和FPGA模塊，所述ARM模塊分別所述FPGA模塊和一外部的PC機(jī)相連接， 所述FPGA模塊還分別與所述鍵盤(pán)顯示模塊、LED燈模塊、第一至第四信道相連接。
[0008] 進(jìn)一步地，所述LED燈模塊包括第一至第五LED雙色指示燈，第五LED雙色指示燈 為電源指示燈，所述第一至第四LED雙色指示燈分別與所述第一至第四信道相對(duì)應(yīng)。
[0009] 進(jìn)一步地，所述FPGA模塊通過(guò)一第一芯片與所述第一至第五LED雙色指示燈相連 接，
[0010] 進(jìn)一步地，所述FPGA模塊還與一 20MHz的晶振電路相連接，所述晶振電路用于作 為所述FPGA模塊的主時(shí)鐘。
[0011] 進(jìn)一步地，所述FPGA模塊還包括頻率字模塊，所述頻率字模塊用于接收所述第一 至第四信道的頻率字，將頻率字轉(zhuǎn)換成對(duì)應(yīng)頻率，并得出對(duì)應(yīng)的帶通濾波器的射頻通道。
[0012] 進(jìn)一步地，所述射頻通道上設(shè)有PIN二極管開(kāi)關(guān)，所述PIN二極管開(kāi)關(guān)與所述FPGA 模塊相連接。
[0013] 進(jìn)一步地，所述FPGA模塊還通過(guò)第二芯片與所述PIN二極管開(kāi)關(guān)相連接。
[0014] 進(jìn)一步地，所述第一、第二芯片的型號(hào)分別為MAX6968和⑶4094。
[0015] 進(jìn)一步地，所述電源模塊提供的電壓分別為5V、200V、-3. 3V、3. 3V、2. 5V、1. 2V。
[0016] 進(jìn)一步地，所述ARM模塊和FPGA模塊之間通訊協(xié)議為UART協(xié)議。
[0017] 進(jìn)一步地，所述控制模塊內(nèi)還設(shè)有信道沖突機(jī)制。
[0018] 本發(fā)明的有益效果在于：通過(guò)將需要發(fā)送的多路射頻信號(hào)根據(jù)控制模塊發(fā)出的控 制信號(hào)進(jìn)行選通濾波，然后將多路信號(hào)合成一路發(fā)射出去，實(shí)現(xiàn)了多個(gè)信道同時(shí)工作在一 路天線的要求，其抗干擾能力強(qiáng)，可重復(fù)性好，節(jié)約時(shí)間和經(jīng)濟(jì)成本。
【附圖說(shuō)明】
[0019] 為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
[0020] 圖1是本發(fā)明的四合一天線合路系統(tǒng)的結(jié)構(gòu)框架示意圖；
[0021] 圖2是本發(fā)明的四合一天線合路系統(tǒng)的數(shù)字系統(tǒng)的原理示意圖；
[0022] 圖3是本發(fā)明的四合一天線合路系統(tǒng)的電源模塊的24V轉(zhuǎn)12V電源原理示意圖；
[0023] 圖4是本發(fā)明的四合一天線合路系統(tǒng)的電源模塊的12V轉(zhuǎn)5V、3. 3V、-3. 3v的電源 原理示意圖；
[0024] 圖5是本發(fā)明的四合一天線合路系統(tǒng)的LED燈模塊的原理示意圖；
[0025] 圖6是本發(fā)明的四合一天線合路系統(tǒng)的射頻交換模塊控制轉(zhuǎn)換示意圖；
[0026] 圖7是本發(fā)明的四合一天線合路系統(tǒng)的射頻交換模塊內(nèi)部示意圖；
[0027] 圖8是本發(fā)明的四合一天線合路系統(tǒng)的射頻系統(tǒng)原理框圖；
[0028] 圖9是本發(fā)明的四合一天線合路系統(tǒng)的結(jié)構(gòu)示意圖；
[0029] 圖10是本發(fā)明的四合一天線合路系統(tǒng)的ARM模塊的軟件流程圖；
[0030]圖11是本發(fā)明的四合一天線合路系統(tǒng)的時(shí)鐘產(chǎn)生單元示意圖；
[0031] 圖12是本發(fā)明的四合一天線合路系統(tǒng)的FPGA模塊的軟件流程圖；
[0032] 圖13是本發(fā)明的四合一天線合路系統(tǒng)的FPGA模塊內(nèi)部示意圖；
[0033] 圖14是本發(fā)明的四合一天線合路系統(tǒng)的第二芯片的時(shí)序圖；
[0034] 圖15是本發(fā)明的四合一天線合路系統(tǒng)的LED燈控制時(shí)序圖；
[0035] 圖16是本發(fā)明的四合一天線合路系統(tǒng)的UART傳輸協(xié)議；
[0036] 圖17是本發(fā)明的四合一天線合路系統(tǒng)的設(shè)置信道信息的PC界面；
[0037] 圖18是本發(fā)明的四合一天線合路系統(tǒng)的濾波器組原理圖。
【具體實(shí)施方式】
[0038] 下面結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)闡述，以使本發(fā)明的優(yōu)點(diǎn)和特征能 更易于被本領(lǐng)域技術(shù)人員理解，從而對(duì)本發(fā)明的保護(hù)范圍做出更為清楚明確的界定。
[0039] 參閱圖1、圖8和圖9所示，本發(fā)明的四合一天線合路系統(tǒng)，包括第一至第四信道 (1-4)，其還包括射頻系統(tǒng)和數(shù)字系統(tǒng)，射頻系統(tǒng)包括濾波器組5、射頻交換模塊和綜合與互 調(diào)處理模塊8,射頻交換模塊包括射頻交換模塊前板6和射頻交換模塊后板7,濾波器組5 設(shè)置在射頻交換模塊前板6和射頻交換模塊后板7之間，第一至第四信道（1-4)分別與射 頻交換模塊后板7相連接，射頻交換模塊前板6經(jīng)綜合與互調(diào)處理模塊8與外部的天線9 相連接，數(shù)字系統(tǒng)包括控制模塊10,控制模塊10分別與第一至第四信道（1-4)、射頻交換模 塊前板6和射頻交換模塊后板7相連接，且用于根據(jù)第一至第四信道（1-4)提供的頻率字 來(lái)控制射頻交換模塊對(duì)應(yīng)的射頻通道的打開(kāi)或關(guān)閉，其中，濾波器組5由若干個(gè)帶通濾波 器11組成。
[0040] 數(shù)字系統(tǒng)還包括電源模塊12、鍵盤(pán)顯示模塊13和LE：D燈模塊14,控制模塊10包括 ARM模塊15和FPGA模塊16, ARM模塊15分別FPGA模塊16和一外部的PC機(jī)17相連接， FPGA模塊16還分別與鍵盤(pán)顯示模塊13、LED燈模塊14、第一至第四信道（1-4)相連接。其 中，ARM模塊15的型號(hào)為L(zhǎng)M3S6100ARM。模塊15和FPGA模塊16之間通訊協(xié)議為UART協(xié) 議。參閱圖10所示，當(dāng)天線合路器上電后，F(xiàn)PGA模塊16給ARM模塊15送出5MHz的系統(tǒng) 時(shí)鐘和25MHz的以太網(wǎng)控制時(shí)鐘，同時(shí)給ARM模塊15 -個(gè)復(fù)位信號(hào)，ARM模塊15從自身的 Flash中加載程序完成自啟動(dòng)，然后開(kāi)始執(zhí)行硬件平臺(tái)的初始化，發(fā)送以太網(wǎng)廣播與PC機(jī) 17進(jìn)行數(shù)據(jù)連接，同時(shí)根據(jù)UART數(shù)據(jù)協(xié)議與FPGA模塊16進(jìn)行數(shù)據(jù)傳送，一個(gè)是向FPGA 模塊16傳送關(guān)閉通道的命令，同時(shí)向FPGA模塊16讀取信道的狀態(tài)信息。
[0041] 參閱圖16所示，本發(fā)明中，模塊15和FPGA模塊16之間通訊的UART協(xié)議包含10 位，首先是起始位，然后是8位數(shù)據(jù)位，最后一位是停止位，由于UART協(xié)議沒(méi)有時(shí)鐘，只有數(shù) 據(jù)位，所以根據(jù)上升沿和下降沿來(lái)判斷數(shù)據(jù)的起始和結(jié)束，LM3S6100與FPGA模塊16之間 的通信控制信息采用固定的波特率115200,從控制信息中提取出數(shù)據(jù)傳輸率信息后，將設(shè) 置接收/發(fā)送線路的采樣時(shí)鐘，之后才能接收有效地發(fā)送數(shù)據(jù)信息或發(fā)送有效地的數(shù)據(jù)信 息。接收時(shí)，系統(tǒng)采用16倍波特率的時(shí)鐘采樣異步信號(hào)，首先檢測(cè)數(shù)據(jù)的下降沿（起始位） 作為同步開(kāi)始計(jì)數(shù)，從〇計(jì)數(shù)到15,總共10次，每次取計(jì)數(shù)為8的采樣值判決為信息比特， 取出第2個(gè)至第9個(gè)信息比特組成并行信息數(shù)據(jù)，接收完畢時(shí)發(fā)出數(shù)據(jù)有效信號(hào)。發(fā)送時(shí)， 也是采用16倍波特率時(shí)鐘，在得到發(fā)送數(shù)據(jù)信號(hào)時(shí)，發(fā)出起始位，維持16個(gè)時(shí)鐘周期，然后 發(fā)8比特?cái)?shù)據(jù)和1比特停止位，均維持16比特，最后發(fā)出數(shù)據(jù)發(fā)送完畢信號(hào)，其UART協(xié)議 的實(shí)體聲明如下：
[0042]
[0043] 其中start_flag為起始標(biāo)志位，receiveok為接收信號(hào)標(biāo)志位，uarx和uatx為 接收和發(fā)送的串行數(shù)據(jù)，tx_data與rx_data為發(fā)送和接收的并行數(shù)據(jù)。用VC6.0編寫(xiě)網(wǎng) 絡(luò)通信，通過(guò)PC機(jī)17控制對(duì)應(yīng)信道的開(kāi)關(guān)。LM3S6100與PC機(jī)17采用的是以太網(wǎng)控制 協(xié)議，參閱圖17所示，將第一至第四部信道分別設(shè)置在30. 075MHz、40. 075MHz、50. 075MHz、 60. 075MHz上發(fā)送信息。
[0044] 具體的，本發(fā)明的LED燈模塊14包括第一至第五LED雙色指示燈。其中，第五LED 雙色指示燈為電源指示燈，正常工作時(shí)亮綠燈，當(dāng)電源模塊12出現(xiàn)故障或者天線出現(xiàn)故障 時(shí)將亮紅色報(bào)警。第一至第四LED雙色指示燈分別與第一至第四信道（1-4)相對(duì)應(yīng)，當(dāng)信 道處于關(guān)閉或者接收狀態(tài)時(shí)，燈滅，當(dāng)信道處于發(fā)送狀態(tài)時(shí)亮綠燈，當(dāng)信道與其他信道發(fā)生 沖突碰撞時(shí)，優(yōu)先級(jí)的信道對(duì)應(yīng)的LED燈亮紅燈。
[0045] 參閱圖5所示，為了節(jié)省FPGA模塊16的管腳資源，采用串轉(zhuǎn)并的方法，F(xiàn)PGA模 塊16通過(guò)一第一芯片18與第一至第五LED雙色指示燈相連接，其中，第一芯片的型號(hào)為 MAX6968, CLK在上升沿采樣，LED雙色指示燈的說(shuō)明見(jiàn)表1所示。
[0046]
[0047] 表 1
[0048] 具體的，LED燈模塊14是將第一至第四信道的收發(fā)狀況和沖突告警信息發(fā)送到控 制模塊10上的LED雙色指示燈。其中LEDLED雙色指示燈的實(shí)體聲明如下：
[0049]
[0051] 其中