制造薄膜晶體管陣列基板的方法
【專利說明】制造薄膜晶體管陣列基板的方法
[0001]本申請要求2013年12月27日提交的韓國專利申請N0.10-2013-0165678的權(quán)益，在此通過參考將其并入本文就如在此全部列出一樣。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及一種薄膜晶體管(TFT)陣列基板，該TFT陣列基板包括于按照有源矩陣驅(qū)動模式驅(qū)動的顯示設(shè)備中，更特別地，涉及一種制造具有增強可靠性的TFT陣列基板的方法。
【背景技術(shù)】
[0003]隨著目前信息依賴社會的發(fā)展，可視化表達電信息信號的顯示器領(lǐng)域已經(jīng)快速發(fā)展。結(jié)果，已經(jīng)進行了開發(fā)具有優(yōu)良薄度、輕度和低功耗的各種平板顯示設(shè)備的研宄。
[0004]這種平板顯示設(shè)備的代表性實例包括液晶顯示器(IXD)、等離子體顯示面板(PDP)、場發(fā)射顯示器(FED)、電致發(fā)光顯示器(ELD)、電潤濕顯示器(EWD)、有機發(fā)光顯示器(OLED)等。
[0005]這些平板顯示設(shè)備一般包括平板顯示面板作為其主要構(gòu)成元件以實現(xiàn)圖像。該平板顯示面板具有其中在固有發(fā)光材料或者極性材料被插入到兩個基板之間的條件下將兩個基板組裝成彼此面對的結(jié)構(gòu)。
[0006]在按照單獨驅(qū)動多個像素的有源矩陣驅(qū)動模式驅(qū)動顯示設(shè)備的情況下，兩個基板中的一個基板是薄膜晶體管(TFT)陣列基板。
[0007]TFT陣列基板包括延伸以彼此交叉從而限定多個像素區(qū)的柵極線和數(shù)據(jù)線，和形成在柵極線和數(shù)據(jù)線的各自交叉點處以與各像素區(qū)對應的多個TFT。
[0008]每個TFT都包括柵極、與柵極的至少一部分交疊的有源層、和分別接觸有源層相對兩側(cè)的源極和漏極。
[0009]同時，將每條數(shù)據(jù)線形成為具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括由銅(Cu)制成的金屬層，以降低數(shù)據(jù)線的電阻。
[0010]與此相關(guān)地，由于源極和漏極與數(shù)據(jù)線同時形成以減少執(zhí)行的掩模工藝數(shù)量，因此源極和漏極也被形成為多層結(jié)構(gòu)形式，該多層結(jié)構(gòu)包括由銅(Cu)制成的金屬層。
[0011]圖1是示出在制造一般TFT陣列基板的方法中用于形成源極和漏極的工藝的工藝圖。
[0012]如圖1中所示，在基板11上形成柵極GE。之后在基板11上方形成柵極絕緣膜12以覆蓋柵極GE。之后，在柵極絕緣膜12上形成有源層ACT以與柵極GE交疊。之后在柵極絕緣膜12上方形成第一和第二金屬層LI和L2，以覆蓋有源層ACT。這種情況下，第一和第二金屬層LI和L2中的一個(例如第二金屬層L2)由銅(Cu)制成。
[0013]隨后，在將包括與有源層ACT的溝道區(qū)CA對應的開口的掩模層15形成在第二金屬層L2上的條件下，圖案化第一和第二金屬層LI和L2，以分別形成由第一和第二金屬層LI和L2構(gòu)成的源極和漏極SE和DE。
[0014]在第一和第二金屬層LI和L2的圖案化期間，暴露出有源層ACT的溝道區(qū)CA。結(jié)果，容易將第二金屬層L2的銅(Cu)離子(由圖1中的實線箭頭表示)引入到有源層ACT的暴露溝道區(qū)CA中。
[0015]也就是，第二金屬層L2的銅(Cu)離子被吸收或者擴散到有源層ACT的溝道區(qū)CA中，從而引起有源層ACT的帶隙錯誤。結(jié)果，TFT的特性變差，因此TFT陣列基板的可靠性變差。

【發(fā)明內(nèi)容】

[0016]因此，本發(fā)明涉及一種制造薄膜晶體管陣列基板的方法，其基本避免了由于現(xiàn)有技術(shù)的限制和不足導致的一個或多個問題。
[0017]本發(fā)明的目的是提供一種制造薄膜晶體管(TFT)陣列基板的方法，其能夠在將數(shù)據(jù)線形成為具有包含銅(Cu)的多層結(jié)構(gòu)以展現(xiàn)出降低的電阻的同時，防止銅(Cu)離子被引入到有源層中，從而增強TFT的可靠性以及TFT陣列基板的可靠性。
[0018]下文的說明中將部分列出本發(fā)明的其他優(yōu)勢、目的和特征，且一旦查閱了下文一部分優(yōu)勢、目的和特征對于本領(lǐng)域技術(shù)人員是顯而易見的，或者可通過實踐本發(fā)明獲知。通過所撰寫的說明書及其權(quán)利要求以及所附附圖中特別指出的結(jié)構(gòu)可認識或獲得本發(fā)明的目的和其他優(yōu)勢。
[0019]為了實現(xiàn)這些目的和其他優(yōu)勢，且根據(jù)本發(fā)明的目的，如所體現(xiàn)并在本文中廣泛描述的，一種制造薄膜晶體管陣列基板的方法，該薄膜晶體管陣列基板包括彼此交叉以限定多個像素區(qū)的柵極線和數(shù)據(jù)線，該方法包括:在基板上與像素區(qū)對應形成柵極線和分別從相應柵極線分支的柵極；在基板上方形成柵極絕緣膜以覆蓋柵極線和柵極；在柵極絕緣膜上形成有源層以分別與柵極交疊；在柵極絕緣膜上方形成包括至少一個第一金屬層和由銅(Cu)制成的第二金屬層的多層結(jié)構(gòu)；在多層結(jié)構(gòu)上形成第一掩模層，該第一掩模層具有分別與數(shù)據(jù)線對應同時具有第一高度的第一掩模區(qū)域和分別與電極圖案對應以與有源層交疊同時具有比第一高度低的第二高度的第二掩模區(qū)域；在已經(jīng)形成了第一掩模層的條件下圖案化多層結(jié)構(gòu)，從而形成由多層結(jié)構(gòu)構(gòu)成的數(shù)據(jù)線；去除第一掩模層的第二區(qū)域，并灰化第一掩模層使得第一掩模區(qū)域具有低于第一高度的第三高度；在已經(jīng)形成了具有第三高度的第一掩模區(qū)域的條件下圖案化第二金屬層，從而形成由至少一個第一金屬層構(gòu)成的電極圖案；去除具有第三高度的第一掩模區(qū)域；和在柵極絕緣膜上形成第二掩模層以暴露出分別對應于有源層的溝道區(qū)的部分電極圖案，并在已經(jīng)形成了第二掩模層的條件下圖案化至少一個第一金屬層，從而形成由至少一個第一金屬層構(gòu)成且在相應有源層的每個溝道區(qū)的相對兩側(cè)彼此間隔的源極和漏極。
[0020]將理解，本發(fā)明上文的一般描述和下文的具體描述都是示意性和說明性的且意在提供如所要求保護的本發(fā)明的進一步解釋。
【附圖說明】
[0021]附圖包含在本發(fā)明中，用于進一步理解本發(fā)明，構(gòu)成本申請的一部分，圖解發(fā)明的實施例，并且和說明書一起解釋本發(fā)明的原理。圖中:
[0022]圖1是示出在制造一般薄膜晶體管(TFT)陣列基板的方法中用于形成源極和漏極的工藝的工藝圖；
[0023]圖2是示出根據(jù)本發(fā)明實施例的TFT陣列基板的示意圖；
[0024]圖3是示出圖2中所示的一個像素區(qū)的一部分的平面圖；
[0025]圖4是沿著圖3中的線1-1’取得的截面圖；
[0026]圖5是示出制造根據(jù)本發(fā)明說明性實施例的TFT陣列基板的方法的流程圖；
[0027]圖6是示出圖5的方法中用于形成數(shù)據(jù)線、源極和漏極的工藝的流程圖；
[0028]圖7A至7C、圖8A至8G和圖9A至9C分別是示出圖5和6的工藝的示意圖。
【具體實施方式】
[0029]現(xiàn)在將具體參考與制造薄膜晶體管(TFT)陣列基板的方法相關(guān)的本發(fā)明優(yōu)選實施例，其實例于附圖中示出。
[0030]以下，將參考圖2至4描述根據(jù)本發(fā)明實施例的TFT陣列基板。
[0031]圖2是示出根據(jù)本發(fā)明所示實施例的TFT陣列基板的示意圖。圖3是示出圖2中所示的一個像素區(qū)的一部分的平面圖。圖4是沿著圖3中的線1-1’取得的截面圖。
[0032]如圖2中所示，根據(jù)本發(fā)明所示實施例的TFT陣列基板由參考數(shù)字“100”表示，其包括延伸為彼此交叉從而限定多個像素區(qū)PA的柵極線GL和數(shù)據(jù)線DL，和與各像素區(qū)PA對應地形成在柵極線GL和數(shù)據(jù)線DL的各交叉點處的多個薄膜晶體管TFT。TFT陣列基板還包括與各像素區(qū)PA對應同時連接到各薄膜晶體管TFT的像素電極PE。
[0033]如圖3中所示，每條數(shù)據(jù)線DL都被形成為具有包括至少一個第一金屬層LI和第二金屬層L2的多層結(jié)構(gòu)。該第二金屬層L2由銅(Cu)制成。
[0034]這種情況下，第一金屬層LI由鉬鈦(MoTi)、鉬(Mo)、鈦(Ti)和鉻(Cr)中的一種制成。
[0035]每個薄膜晶體管TFT都包括從相應柵極線GL分支的柵極GE、與至少一部分柵極GE交疊的有源層ACT、從相應數(shù)據(jù)線DL分支同時接觸有源層ACT —側(cè)的源極SE、和與源極SE間隔開同時接觸有源層ACT另一側(cè)的漏極DE。
[0036]這種情況下，與數(shù)據(jù)線DL不同，源極和漏極SE和DE中的每一個都僅包括至少一個第一金屬層LI而不包括第二金屬層L2。
[0037]TFT陣列基板100進一步包括形成在漏極DE和像素電極PE之間的交疊區(qū)域的接觸孔CT。像素電極PE經(jīng)由接觸孔CT與漏極DE連接。
[0038]此外，如圖4中所示，每個薄膜晶體管TFT的柵極GE形成在基板101上，且由形成在基板101上方的柵極絕緣膜102覆蓋。
[0039]盡管圖4中未具體示出，與柵極GE相似，柵極線GL形成在基板101上以在一個方向上延伸，且由柵極絕緣膜102覆蓋。
[0040]有源層ACT形成在柵極絕緣膜102上同時由氧化物半導體制成。有源層ACT與柵極GE的至少一部分交疊。
[0041]這種情況下，氧化物半導體是AxByCzO (X，y, z彡O)。這里A、B和C選自Zn、Cd、Ga、In、Sn、Hf、Al和Zr。例如，氧化物半導體可以是氧化銦鋅(IZO)、氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)和氧化銦鋁鋅(IAZO)中的一種。
[0042]使用至少一個第一金屬層LI，將源極和漏極SE和DE形成在柵極絕緣膜102上。此外，源極和漏極SE和DE分別在有源層ACT的相對兩側(cè)上與有源層ACT接觸。
[0043]此外，源極和漏極SE和DE中的一個(例如，源極SE)從數(shù)據(jù)線DL的第一金屬層LI分支，且連接到數(shù)據(jù)線DL。
[0044]如上所述的薄膜晶體管TFT和數(shù)據(jù)線DL被形成在柵極絕緣膜102上方的層間絕緣膜103覆蓋。
[0045]形成接觸孔CT以延伸穿過絕緣膜103，如此，不連接到數(shù)據(jù)線DL的源極和漏極SE和DE中的另一個(例如，漏極DE)經(jīng)由接觸孔CT部分暴露出來。
[0046]像素電極PE形成在層間絕緣膜103上，且經(jīng)由接觸孔CT連接到薄膜晶體管TFT (例如，薄膜晶體管TFT的漏極DE)。
[0047]在根據(jù)本發(fā)明所示實施例的TFT陣列基板100中，如上所述，以包括由銅(Cu)制成的第二金屬層L2的多層結(jié)構(gòu)的形式形成數(shù)據(jù)線，由此數(shù)據(jù)線展現(xiàn)出降低至銅(Cu)電阻的電阻。因此，TFT陣列基板100的功耗降低，如此，更有利于增大顯示設(shè)備。
[0048]此外，盡管在與數(shù)據(jù)線DL相同的層上形成源極和漏極SE和DE，S卩，源極和漏極SE和DE形成在柵極絕緣膜102上，但是源極和漏極SE和DE具有不包括由銅(Cu)制成的第二金屬層L2的結(jié)構(gòu)。這種情況下，可以防止銅(Cu)離子被引入到在形成源極和漏極SE和DE期間暴露的有源層ACT的溝道區(qū)CA中。這將在稍后更具體描述。
[0049]以下，將參考圖5和6、圖7A至7C、圖8A至8G和圖9A至9C描述根據(jù)本發(fā)明所示實施例的TFT陣列基板的制造方法。
[0050]圖5是示出根據(jù)本發(fā)明所示實施例的TFT陣列基板的制造方法的流程圖。圖6是示出在圖5的方法中用于形成數(shù)據(jù)線、源極和漏極的工藝的流程圖。圖7A至7C、圖8A至8G以及圖9A至9C分別是示出圖5和6的工