制作薄膜晶體管的方法
【專利說明】制作薄膜晶體管的方法 發(fā)明領(lǐng)域
[0001] 本發(fā)明技術(shù)涉及制作金屬氧化物半導(dǎo)體薄膜晶體管的方法，更具體涉及制作金屬 氧化物半導(dǎo)體底柵頂接觸（bottom-gatetop-contact)薄膜晶體管的方法，還涉及由此獲 得的薄膜晶體管。 技術(shù)背景
[0002] 因?yàn)榻饘傺趸锇雽?dǎo)體能夠在低加工溫度下實(shí)現(xiàn)極佳的電性質(zhì)，所以已發(fā)現(xiàn) 可應(yīng)用于薄膜電子設(shè)備例如大面積顯示器和電路中。例如，已經(jīng)證明了使用無定形 鎵-銦-鋅-氧化物（a-GIZO)作為活性層的薄膜晶體管（TFT)。對(duì)于在顯示器中使用無定 形金屬氧化物半導(dǎo)體TFT底板來成功地替代傳統(tǒng)的無定形SiTFT底板而言，實(shí)現(xiàn)優(yōu)良的迀 移率（i〇和優(yōu)良的閾值電壓（VTH)控制是重要參數(shù)。
[0003] 在用于制作底柵頂接觸（BGTC)金屬氧化物半導(dǎo)體薄膜晶體管的工藝中，經(jīng)常使 用蝕刻停止層在進(jìn)一步加工過程中保護(hù)金屬氧化物半導(dǎo)體層免受等離子體破壞。在這樣的 工藝中，在基板上提供柵極和柵介電層之后，在柵介電層上沉積金屬氧化物半導(dǎo)體層并圖 案化。接下來在金屬氧化物半導(dǎo)體層上沉積蝕刻停止層，隨后對(duì)該蝕刻停止層進(jìn)行圖案化。 然后沉積金屬層并通過干法等離子體蝕刻進(jìn)行圖案化從而形成源極和漏極接觸。在這種為 了限定源極和漏極接觸而進(jìn)行的圖案化過程中，蝕刻停止層保護(hù)下方的金屬氧化物半導(dǎo)體 層免受金屬蝕刻加工可能導(dǎo)致的破壞。
[0004] 在另一種工藝流程中，可通過采用濕法蝕刻工藝對(duì)金屬氧化物半導(dǎo)體層頂上的金 屬層進(jìn)行圖案化來避免使用蝕刻停止層。但是，要找到能在金屬層和金屬氧化物半導(dǎo)體層 之間提供優(yōu)良的蝕刻選擇性的蝕刻劑是一項(xiàng)挑戰(zhàn)，這限制了能使用的材料組合。
[0005] 發(fā)明概述
[0006] 本發(fā)明的一個(gè)方面涉及制作優(yōu)良的金屬氧化物半導(dǎo)體薄膜晶體管的方法，其中通 過干法蝕刻對(duì)金屬氧化物半導(dǎo)體層上的源極和漏極接觸進(jìn)行圖案化，并且不需要使用蝕刻 停止層。
[0007] 本發(fā)明的一個(gè)方面涉及制作底柵頂接觸金屬氧化物半導(dǎo)體薄膜晶體管的方法，其 中該方法包括在基板上形成柵電極，提供覆蓋柵電極的柵介電層以及在柵介電層上沉積金 屬氧化物半導(dǎo)體層。該方法還可包括：在金屬氧化物半導(dǎo)體層上沉積金屬層或金屬層層疊； 以及對(duì)金屬層或金屬層層疊進(jìn)行圖案化以形成薄膜晶體管的源極和漏極接觸，其中對(duì)金屬 層或金屬層層疊進(jìn)行的圖案化包括對(duì)金屬層或金屬層層疊進(jìn)行干法蝕刻；以及然后（例如 隨后直接）對(duì)金屬氧化物半導(dǎo)體層進(jìn)行圖案化。所述方法還可包括額外的加工，例如沉積 鈍化層和/或退火。退火步驟優(yōu)選適宜于固化破壞，所述固化破壞可能是在器件制作和/ 或?yàn)楂@得優(yōu)良鈍化的過程中因?yàn)榈入x子體加工而導(dǎo)致的。
[0008] 金屬氧化物半導(dǎo)體層可例如是無定形IGZ0(銦鎵鋅氧化物）層。但是，本發(fā)明并 不限于此，可使用其他金屬氧化物半導(dǎo)體層，例如InZnO、HfInZnO、SiInZnO、ZnO、CuO或SnO 層。
[0009] 在根據(jù)本發(fā)明一個(gè)方面的方法中，在對(duì)金屬氧化物半導(dǎo)體層上的金屬層或金屬層 層疊進(jìn)行了圖案化之后（即，在限定了源極和漏極接觸之后）再對(duì)金屬氧化物半導(dǎo)體層進(jìn) 行圖案化。采用這種工藝步驟順序的優(yōu)點(diǎn)是，與通過干法（等離子體）蝕刻在對(duì)金屬層或金 屬層層疊進(jìn)行圖案化之前先對(duì)金屬氧化物半導(dǎo)體層進(jìn)行圖案化的工藝順序相比，在金屬干 法蝕刻過程中例如在薄膜晶體管的溝道區(qū)中破壞金屬氧化物半導(dǎo)體層的風(fēng)險(xiǎn)可顯著降低。
[0010] 根據(jù)本發(fā)明一個(gè)方面的方法的優(yōu)點(diǎn)是，不需要提供蝕刻停止層并對(duì)其進(jìn)行圖案 化，因此減少了所需的掩模數(shù)量，從而減少了工藝步驟數(shù)量并降低了制造成本。
[0011] 根據(jù)本發(fā)明一個(gè)方面的方法的優(yōu)點(diǎn)是，與使用蝕刻停止層的方法相比，減小了晶 體管尺寸，尤其是溝道長(zhǎng)度。例如，根據(jù)基板尺寸和所用光刻工具，采用根據(jù)本發(fā)明一個(gè) 方面的方法能制作溝道長(zhǎng)度約為2-5微米的晶體管，而在使用蝕刻停止層的現(xiàn)有技術(shù)方法 中，溝道長(zhǎng)度的下限為約5-20微米。一般來說，與使用蝕刻停止層制作的薄膜晶體管相比， 溝道長(zhǎng)度可減小3倍。因此，在顯示器制作工藝中使用根據(jù)本發(fā)明一個(gè)方面的方法時(shí)，能形 成更緊湊的像素，能制作具有提高的分辨率的顯示器。
[0012] 根據(jù)本發(fā)明一個(gè)方面的方法的優(yōu)點(diǎn)是，能制作具有優(yōu)良特性的金屬氧化物半導(dǎo)體 薄膜晶體管，例如優(yōu)良的場(chǎng)效應(yīng)迀移率（例如在約2-10〇Cm2/VS范圍內(nèi)）、低的1$電流（例 如低于約10pA)、和低的亞閾值斜率（例如低于約lV/10(decade))。
[0013] 根據(jù)本發(fā)明一個(gè)方面的方法的優(yōu)點(diǎn)是，能適應(yīng)目前用于大規(guī)模生產(chǎn)無定形硅薄膜 晶體管和電路的現(xiàn)有制作生產(chǎn)線。更具體來說，根據(jù)本發(fā)明一些方面使用的制作步驟能在 用于無定形硅TFT的現(xiàn)有制造生產(chǎn)線中進(jìn)行。這還意味著，采用根據(jù)本發(fā)明一些實(shí)施方式 的方法能在用于無定形硅TFT的現(xiàn)有制造生產(chǎn)線中生產(chǎn)金屬氧化物TFT。
[0014] 根據(jù)本發(fā)明一個(gè)方面的方法可有利地用于制作金屬氧化物半導(dǎo)體薄膜晶體管陣 列，例如用于顯示器的選擇或驅(qū)動(dòng)像素。
[0015] 以上已經(jīng)描述了本發(fā)明一些方面的某些目的和優(yōu)點(diǎn)。當(dāng)然應(yīng)理解，不一定所有的 這些目的或優(yōu)點(diǎn)都能根據(jù)本發(fā)明的任意【具體實(shí)施方式】實(shí)現(xiàn)。因此，例如，本領(lǐng)域技術(shù)人員將 認(rèn)識(shí)到，體現(xiàn)或?qū)嵭斜景l(fā)明的某方式可實(shí)現(xiàn)或優(yōu)化如本文所述的一個(gè)優(yōu)點(diǎn)或優(yōu)點(diǎn)組合，而 不一定實(shí)現(xiàn)本文所述或暗示的其他目的或優(yōu)點(diǎn)。而且，應(yīng)理解本概述僅僅是一個(gè)示例，并非 意圖限制本發(fā)明的范圍。通過參考以下詳細(xì)說明并結(jié)合附圖，能最好地理解作為操作組織 形式和方法的本發(fā)明及其特征和優(yōu)點(diǎn)。
[0016] 附圖簡(jiǎn)要描述
[0017] 圖1示出根據(jù)本發(fā)明一種實(shí)施方式的工藝順序。
[0018] 圖2 (a)-2(e)說明根據(jù)本發(fā)明一種實(shí)施方式的方法。
[0019] 圖3顯示一種具有通過金屬掀離形成的源極和漏極接觸的GIZ0薄膜晶體管（Lo Mo)以及一種具有沉積的源極和漏極接觸并在不使用蝕刻停止層的情況下在GIZ0圖案化 之后通過干法蝕刻圖案化的GIZ0薄膜晶體管（DEMo)的測(cè)得的傳輸特性。
[0020] 圖4顯示根據(jù)本發(fā)明一種實(shí)施方式的方法制作的GIZ0薄膜晶體管的測(cè)得的傳輸 特性。
[0021] 圖5顯示根據(jù)本發(fā)明一種實(shí)施方式在6英寸基板上制作的GIZ0薄膜晶體管在陣 列的不同位置處測(cè)得的傳輸特性。
[0022] 圖6顯示三種a-IGZOTFT的傳輸特性（Ves-IDS)的比較結(jié)果，這三種TFT分別用標(biāo) 準(zhǔn)BCE(先IGZO蝕刻再S/D蝕刻）、根據(jù)本發(fā)明一些方面的BCE工藝（先S/D蝕刻再IGZO蝕刻）、和傳統(tǒng)掀離工藝進(jìn)行了加工。
[0023] 圖7顯示面積為500X500平方微米的MIS(具有a-IGZO)和MM(沒有a-IGZO) 結(jié)構(gòu)的電容量比較，顯示差別小于5%。
[0024] 圖 8 (a)顯示a-IGZOTFT(W/L= 70/10 微米 / 微米）的傳輸特性（VGS_IDS)在VGS =+12V和VDS= +12V時(shí)隨著應(yīng)力時(shí)間的變化，圖8(b)顯示a-IGZOTFT(W/L= 70/10微米 /微米）的傳輸特性（Ves-IDS)在Ves= -12V和VDS= 0V時(shí)隨著應(yīng)力時(shí)間的變化，圖8 (c)顯 示a-IGZOTFT的VTH位移在正向和負(fù)向隨著應(yīng)力時(shí)間的變化。
[0025] 圖9 (a)示出W/L= 55/5微米/微米的驅(qū)動(dòng)TFT的傳輸（Ves-IDS)特性，圖9 (b)示 出W/L= 55/5微米/微米的驅(qū)動(dòng)TFT的輸出（VDS-IDS)特性，
[0026] 圖9 (c)示出在150毫米PEN箔基板上測(cè)得的9個(gè)TFT的傳輸曲線（在VDS= 10V 時(shí)）。
[0027] 在不同的附圖中，使用相同的附圖標(biāo)記表示相同或類似的元件。
[0028] 優(yōu)選實(shí)施方式詳述
[0029] 在以下詳細(xì)說明中，為了提供對(duì)本發(fā)明的透徹理解以及實(shí)施具體的實(shí)施方式，列 出了許多具體細(xì)節(jié)。但是，應(yīng)理解本發(fā)明可以在不采取這些具體細(xì)節(jié)的情況下實(shí)施。在另 一些情況中，為了不至于使本發(fā)明變得模糊不清，沒有詳細(xì)描述眾所周知的方法、程序和技 術(shù)。雖然就具體的實(shí)施方式并參考特定附圖描述了本發(fā)明，但本發(fā)明并不限于此。本文包 括并描述的附圖是示意性的，并非限制本發(fā)明的范圍。還應(yīng)注意，在附圖中，為了圖示目的， 一些元件的尺寸可以夸張，因此沒有按比例繪制。
[0030] 而且，說明書中的術(shù)語"第一"、"第二"、"第三"等是用于區(qū)分類似的要素，而不一 定用于描述時(shí)間上、空間上、等級(jí)上、或任意其他方式的順序。應(yīng)理解，如此使用的術(shù)語在適 當(dāng)情況下可以互換，本文描述的本發(fā)明實(shí)施方式可按不同于本文所述或所示的其他順序操 作。
[0031] 而且，說明書中的術(shù)語"頂"、"底"、"上"、"下"等是用于說明性目的，而不一定用于 描述相對(duì)位置。應(yīng)理解，如此使用的術(shù)語在適當(dāng)情況下可以互換，本文描述的本發(fā)明實(shí)施方 式可按不同于本文所述或所示的其他取向操作。
[0032] 應(yīng)注意，術(shù)語"包括（含）"不應(yīng)理解為限制于其后所列的含義；該術(shù)語不排除其他 要素或步驟。因此，該術(shù)語應(yīng)理解為指出存在所述的特性、整數(shù)、步驟、或組分，但不排除一 種或多種其他特性、整數(shù)、步驟、或組分、或其組的存在或附加。因此，"一種設(shè)備包括裝置A 和B"的表述范圍不應(yīng)限制于僅由部件A和B組成的設(shè)備。
[0033] 某些實(shí)施方式提供了用于制作底柵頂接觸金屬氧化物半導(dǎo)體薄膜晶體管的方法， 其中該方法包括在基板上形成柵電極、提供覆蓋柵電極的柵介電層、以及在柵介電層上沉 積金屬氧化物半導(dǎo)體層。在一種實(shí)施方式中，該方法還包括：在金屬氧化物半導(dǎo)體層上沉積 金屬層；以及對(duì)金屬層進(jìn)行圖案化以形成源極和漏極接觸，其中對(duì)金屬層進(jìn)行圖案化包括 對(duì)金屬層進(jìn)行干法蝕刻；以及隨后對(duì)金屬氧化物半導(dǎo)體層進(jìn)行圖案化。該方法還可包括額 外的步驟，例如沉積鈍化層（例如包含氧化硅、氮化硅和/或氧化鋁的層）和/或退火。
[0034] 在根據(jù)一種實(shí)施方式的方法中，在對(duì)金屬氧化物半導(dǎo)體層上的金屬層進(jìn)行了圖案 化（通過干法蝕刻）之后，即在限定了源極和漏極接觸之后，再進(jìn)行對(duì)金屬氧化物半導(dǎo)體層 的圖案化。
[0035] 根據(jù)一種實(shí)施方式的用于制作金屬氧化物半導(dǎo)體薄膜晶體管的一種示例性工藝 流程如圖1中所示，并進(jìn)一步