Cmos電路結(jié)構(gòu)、其制作方法、顯示基板及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種CMOS電路結(jié)構(gòu)、其制作方法、顯示基板及顯示裝置。
【背景技術(shù)】
[0002]互補金屬氧化物半導(dǎo)體(CMOS,Complementary Metal Oxide Semiconductor)由P 型溝道金屬氧化物半導(dǎo)體(PMOS，Positive Channel Metal Oxide Semiconductor)和 N型溝道金屬氧化物半導(dǎo)體(NMOS，Negative Channel Metal Oxide Semiconductor)共同構(gòu)成。
[0003]目前，一般都是采用低溫多晶娃(LTPS，Low Temperature Poly-silicon)技術(shù)分別制作CMOS電路中PMOS區(qū)域和NMOS區(qū)域的半導(dǎo)體層。由于利用LTPS工藝制作CMOS電路的制作流程較為復(fù)雜，生產(chǎn)成本較高，因此，出現(xiàn)了采用LTPS技術(shù)制作CMOS電路中PMOS區(qū)域的半導(dǎo)體層以及采用金屬氧化物材料制作CMOS電路中NMOS區(qū)域的半導(dǎo)體層的制作工藝，然而，采用該制作工藝制作的CMOS電路中NMOS區(qū)域的閾值電壓存在嚴(yán)重的漂移現(xiàn)象(如圖1所示)，該CMOS電路中NMOS區(qū)域的性能不穩(wěn)定。
[0004]因此，如何在簡化CMOS電路的制作工藝的前提下改善NMOS區(qū)域的性能，是本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明實施例提供了一種CMOS電路結(jié)構(gòu)、其制作方法、顯示基板及顯示裝置，用以在簡化CMOS電路的制作工藝的前提下改善NMOS區(qū)域的性能。
[0006]因此，本發(fā)明實施例提供了一種CMOS電路結(jié)構(gòu)的制作方法，包括:在襯底基板上形成包括PMOS半導(dǎo)體層和NMOS半導(dǎo)體層、柵絕緣層、PMOS柵極和NMOS柵極、以及CMOS源漏極的圖形；
[0007]所述形成PMOS半導(dǎo)體層和NMOS半導(dǎo)體層的圖形，包括:
[0008]分別形成位于PMOS區(qū)域的非晶硅半導(dǎo)體層的圖形和位于NMOS區(qū)域的金屬氧化物半導(dǎo)體層的圖形；
[0009]對所述非晶硅半導(dǎo)體層的圖形和所述金屬氧化物半導(dǎo)體層的圖形進行第一退火處理，所述非晶硅半導(dǎo)體層的圖形轉(zhuǎn)化為多晶硅半導(dǎo)體層的圖形；
[0010]對所述多晶硅半導(dǎo)體層的圖形進行P型離子摻雜。
[0011]在一種可能的實現(xiàn)方式中，在本發(fā)明實施例提供的上述方法中，在形成PMOS半導(dǎo)體層和NMOS半導(dǎo)體層的圖形之后，還包括:
[0012]對所述PMOS半導(dǎo)體層和所述NMOS半導(dǎo)體層進行第二退火處理。
[0013]在一種可能的實現(xiàn)方式中，在本發(fā)明實施例提供的上述方法中，形成包括PMOS半導(dǎo)體層和NMOS半導(dǎo)體層、柵絕緣層、PMOS柵極和NMOS柵極、以及CMOS源漏極的圖形，包括:
[0014]在襯底基板上依次形成包括PMOS半導(dǎo)體層和NMOS半導(dǎo)體層、柵絕緣層、PMOS柵極和NMOS柵極、以及CMOS源漏極的圖形。
[0015]在一種可能的實現(xiàn)方式中，在本發(fā)明實施例提供的上述方法中，在形成PMOS半導(dǎo)體層和NMOS半導(dǎo)體層的圖形之前，還包括:
[0016]在襯底基板上形成緩沖層。
[0017]在一種可能的實現(xiàn)方式中，在本發(fā)明實施例提供的上述方法中，所述形成緩沖層，包括:
[0018]在襯底基板上形成氮化硅膜層或氮氧化硅膜層；
[0019]在所述氮化硅膜層或所述氮氧化硅膜層上形成氧化硅膜層。
[0020]在一種可能的實現(xiàn)方式中，在本發(fā)明實施例提供的上述方法中，在形成緩沖層之后，在形成PMOS半導(dǎo)體層和NMOS半導(dǎo)體層的圖形之前，還包括:
[0021 ] 對所述緩沖層進行第三退火處理。
[0022]在一種可能的實現(xiàn)方式中，在本發(fā)明實施例提供的上述方法中，所述形成柵絕緣層，包括:
[0023]形成氧化硅膜層；
[0024]在所述氧化硅膜層上形成氮化硅膜層或氮氧化硅膜層。
[0025]在一種可能的實現(xiàn)方式中，在本發(fā)明實施例提供的上述方法中，對所述多晶硅半導(dǎo)體層的圖形進行P型離子摻雜，包括:
[0026]在所述NMOS半導(dǎo)體層上形成覆蓋NMOS區(qū)域的摻雜阻擋層的圖形；
[0027]對形成有摻雜阻擋層的圖形的襯底基板注入P型離子；
[0028]剝離所述摻雜阻擋層。
[0029]在一種可能的實現(xiàn)方式中，在本發(fā)明實施例提供的上述方法中，所述形成CMOS源漏極的圖形，包括:
[0030]形成包括CMOS源極、CMOS漏極和CMOS鏈接電極的圖形。
[0031]本發(fā)明實施例還提供了一種CMOS電路結(jié)構(gòu)，采用本發(fā)明實施例提供的上述方法制作。
[0032]本發(fā)明實施例還提供了一種顯示基板，包括:襯底基板和位于所述襯底基板上的本發(fā)明實施例提供的上述CMOS電路結(jié)構(gòu)。
[0033]在一種可能的實現(xiàn)方式中，在本發(fā)明實施例提供的上述顯示基板中，所述顯示基板包括顯示區(qū)域和包圍所述顯示區(qū)域的邊界閉合的非顯示區(qū)域；其中，
[0034]所述CMOS電路結(jié)構(gòu)中PMOS區(qū)域位于所述非顯示區(qū)域內(nèi)，NMOS區(qū)域位于所述顯示區(qū)域內(nèi)。
[0035]本發(fā)明實施例還提供了一種顯示裝置，包括:本發(fā)明實施例提供的上述顯示基板。
[0036]本發(fā)明實施例提供的上述CMOS電路結(jié)構(gòu)、其制作方法、顯示基板及顯示裝置，該方法中形成PMOS半導(dǎo)體層和NMOS半導(dǎo)體層的圖形包括:在襯底基板上形成位于PMOS區(qū)域的非晶硅半導(dǎo)體層的圖形和位于NMOS區(qū)域的金屬氧化物半導(dǎo)體層的圖形；對非晶硅半導(dǎo)體層的圖形和金屬氧化物半導(dǎo)體層的圖形進行第一退火處理；對多晶硅半導(dǎo)體層的圖形進行P型離子摻雜；這樣，在對非晶硅半導(dǎo)體層進行退火處理使非晶硅半導(dǎo)體層轉(zhuǎn)化為多晶硅半導(dǎo)體層時，借助該退火處理同時對金屬氧化物半導(dǎo)體層進行加熱使金屬氧化物半導(dǎo)體層經(jīng)歷一次再生長的過程，可以減少金屬氧化物半導(dǎo)體層內(nèi)部的缺陷，從而可以改善NMOS區(qū)域的閾值電壓漂移的問題，提升NMOS區(qū)域的性能。
【附圖說明】
[0037]圖1為現(xiàn)有的CMOS電路中NMOS區(qū)域在不同時刻的I_V曲線圖；
[0038]圖2為本發(fā)明實施例提供的CMOS電路結(jié)構(gòu)的制作方法的流程圖；
[0039]圖3為本發(fā)明實施例提供的CMOS電路結(jié)構(gòu)的制作方法中未經(jīng)歷第二退火處理制作的CMOS電路結(jié)構(gòu)中NMOS區(qū)域在不同時刻的1-V曲線圖；
[0040]圖4為本發(fā)明實施例提供的CMOS電路結(jié)構(gòu)的制作方法中經(jīng)歷第二退火處理制作的CMOS電路結(jié)構(gòu)中NMOS區(qū)域在不同時刻的1-V曲線圖；
[0041]圖5為本發(fā)明實施例提供的CMOS電路結(jié)構(gòu)的制作方法中形成單層結(jié)構(gòu)的柵絕緣層制作的CMOS電路結(jié)構(gòu)中NMOS區(qū)域在不同時刻的1-V曲線圖；
[0042]圖6為本發(fā)明實施例提供的CMOS電路結(jié)構(gòu)的制作方法中形成雙層結(jié)構(gòu)的柵絕緣層制作的CMOS電路結(jié)構(gòu)中NMOS區(qū)域在不同時刻的1-V曲線圖；
[0043]圖7a_圖7j分別為本發(fā)明實施例提供的CMOS電路結(jié)構(gòu)的制作方法在執(zhí)行各步驟后的結(jié)構(gòu)示意圖。
【具體實施方式】
[0044]下面結(jié)合附圖，對本發(fā)明實施例提供的CMOS電路結(jié)構(gòu)、其制作方法、顯示基板及顯示裝置的【具體實施方式】進行詳細(xì)地說明。
[0045]附圖中各膜層的形狀和厚度不反映其真實比例，目的只是示意說明本
【發(fā)明內(nèi)容】
。
[0046]本發(fā)明實施例提供的一種CMOS電路結(jié)構(gòu)的制作方法，包括:在襯底基板上形成包括PMOS半導(dǎo)體層和NMOS半導(dǎo)體層、柵絕緣層、PMOS柵極和NMOS柵極、以及CMOS源漏極的圖形；其中，
[0047]形成PMOS半導(dǎo)體層和NMOS半導(dǎo)體層的圖形，如圖2所示，可以包括如下步驟:
[0048]S201、分別形成位于PMOS區(qū)域的非晶硅半導(dǎo)體層的圖形和位于NMOS區(qū)域的金屬氧化物半導(dǎo)體層的圖形；
[0049]S202、對非晶硅半導(dǎo)體層的圖形和金屬氧化物半導(dǎo)體層的圖形進行第一退火處理，非晶硅半導(dǎo)體層的圖形轉(zhuǎn)化為多晶硅半導(dǎo)體層的圖形；
[0050]S203、對多晶硅半導(dǎo)體層的圖形進行P型離子摻雜。
[0051]本發(fā)明實施例提供的上述CMOS電路結(jié)構(gòu)的制作方法，在形成PMOS半導(dǎo)體層和NMOS半導(dǎo)體層的圖形的過程中，由于在對非晶硅半導(dǎo)體層進行退火處理使非晶硅半導(dǎo)體層轉(zhuǎn)化為多晶硅半導(dǎo)體層時，借助該退火處理同時對金屬氧化物半導(dǎo)體層進行加熱使金屬氧化物半導(dǎo)體層經(jīng)歷一次再生長的過程，可以減少金屬氧化物半導(dǎo)體層內(nèi)部的缺陷，從而可以改善NMOS區(qū)域的閾值電壓漂移的問題，提升NMOS區(qū)域的性能。
[0052]例如，圖3為采用本發(fā)明實施例提供的上述方法制作的CMOS電路中NMOS區(qū)域在不同時刻的1-V曲線，與如圖1所示的現(xiàn)有的CMOS電路中NMOS區(qū)域在不同時刻的1-V曲線相比可知，采用本發(fā)明實施例提供的上述方法，可以明顯改善CMOS電路中NMOS區(qū)域的閾值電壓漂移的問題，提升CMOS電路中NMOS區(qū)域的性能。
[0053]可選地，在執(zhí)行本發(fā)明實施例提供的上述方法中的步驟S201形成位于匪OS區(qū)域的金屬氧化物半導(dǎo)體層的圖形時，可以通過以下方式來實現(xiàn):采用濺射或熱蒸發(fā)的方法沉積厚度為10nm-200nm的金屬氧化物薄膜，其中，金屬氧化物薄膜的材料可以為氧化銦嫁鋅(Indium