一種減小槽柵結(jié)構(gòu)半浮柵器件漏電的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，更具體地，涉及一種采用氧化方式減小槽柵(Trench Gate)結(jié)構(gòu)半浮柵器件漏電的方法。
【背景技術(shù)】
[0002]存儲(chǔ)器作為電子產(chǎn)品的基礎(chǔ)核心芯片之一，廣泛應(yīng)用于包括手機(jī)、移動(dòng)手持產(chǎn)品等的各類電子產(chǎn)品中。其中，半浮柵器件作為一種新型的存儲(chǔ)器件，可以應(yīng)用于不同的集成電路。
[0003]半浮柵存儲(chǔ)器可以取代一部分的靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)。傳統(tǒng)SRAM需用6個(gè)MOSFET晶體管才能構(gòu)成一個(gè)存儲(chǔ)單元，其集成度較低，占用面積大。而半浮柵晶體管則可以單個(gè)晶體管構(gòu)成一個(gè)存儲(chǔ)單元，其存儲(chǔ)速度接近傳統(tǒng)的由6個(gè)晶體管構(gòu)成的SRAM存儲(chǔ)單元。因此，由半浮柵晶體管構(gòu)成的SRAM單元面積更小，密度相比傳統(tǒng)SRAM大約可提高10倍。
[0004]半浮柵晶體管還可以應(yīng)用于動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)領(lǐng)域。傳統(tǒng)DRAM的基本單元由ITlC構(gòu)成，也就是一個(gè)晶體管加一個(gè)電容的結(jié)構(gòu)。由于其電容需要保持一定電荷量來(lái)有效地存儲(chǔ)信息，因而無(wú)法像MOSFET那樣可持續(xù)地縮小尺寸。業(yè)界通常通過(guò)挖“深槽”等手段制造特殊結(jié)構(gòu)的電容來(lái)縮小其占用的面積，但隨著存儲(chǔ)密度的提升，電容加工的技術(shù)難度和成本大幅度提高。因此，業(yè)界一直在尋找可以用于制造DRAM的無(wú)電容器件技術(shù)。而由半浮柵晶體管構(gòu)成的DRAM無(wú)需電容器便可實(shí)現(xiàn)傳統(tǒng)DRAM的全部功能，不但可使得成本大幅降低，而且集成度更高、讀寫(xiě)速度更快。
[0005]為了保證半導(dǎo)體存儲(chǔ)器的性能，現(xiàn)有半浮柵晶體管構(gòu)成的DRAM采用的是平面溝道結(jié)構(gòu)，然而，具有平面溝道結(jié)構(gòu)的DRAM需要較長(zhǎng)的溝道長(zhǎng)度，使得DRAM的單元面積較大，從而降低了芯片密度。
[0006]公開(kāi)號(hào)CN 104103640 A的中國(guó)發(fā)明專利申請(qǐng)一種U形溝道的半導(dǎo)體器件及其制造方法提出了一種具有U形溝道的半浮柵器件，該U形溝道結(jié)構(gòu)較之傳統(tǒng)平面溝道結(jié)構(gòu)的半浮柵器件，以浮柵來(lái)存儲(chǔ)信息，并通過(guò)柵控p-n結(jié)二極管對(duì)浮柵進(jìn)行充電或放電，可以降低半導(dǎo)體存儲(chǔ)器的單元面積，提高芯片密度。
[0007]可是，上述發(fā)明專利申請(qǐng)中的半浮柵器件，雖然可通過(guò)U形溝道增大溝道長(zhǎng)度，降低單元面積，提高芯片密度，但由于該結(jié)構(gòu)在形成U形槽過(guò)程中，會(huì)造成在場(chǎng)氧化層側(cè)壁殘留硅，這會(huì)造成器件中的部分電流沿著側(cè)壁之間殘留下的硅的方向流動(dòng)，從而導(dǎo)致器件在沒(méi)有施加?xùn)烹姌O的情況下，在源區(qū)和漏區(qū)之間產(chǎn)生漏電現(xiàn)象。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的上述缺陷，提供一種減小槽柵結(jié)構(gòu)半浮柵器件漏電的方法，通過(guò)高溫氧化方式，對(duì)在刻蝕形成凹槽過(guò)程中槽柵溝道區(qū)域內(nèi)靠近場(chǎng)氧化層側(cè)壁處殘留的硅進(jìn)行氧化處理，形成側(cè)壁犧牲氧化層，使得電流沿著凹槽形溝道方向流動(dòng)，從而減小了在源區(qū)和漏區(qū)之間產(chǎn)生漏電的現(xiàn)象。
[0009]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下:
[0010]一種減小槽柵結(jié)構(gòu)半浮柵器件漏電的方法，包括以下步驟:
[0011]SOl:提供一半導(dǎo)體襯底，所述襯底為具有第一種摻雜類型的單晶硅、多晶硅或者絕緣體上的硅，在所述襯底中形成作為器件隔離的場(chǎng)氧化層、具有第二種摻雜類型的輕摻雜源區(qū)和漏區(qū)；
[0012]S02:通過(guò)光刻和刻蝕工藝，在源區(qū)和漏區(qū)之間形成凹槽，以形成凹槽形槽柵溝道區(qū)域；
[0013]S03:對(duì)在刻蝕形成凹槽過(guò)程中槽柵溝道區(qū)域內(nèi)靠近場(chǎng)氧化層側(cè)壁處殘留的襯底硅進(jìn)行高溫氧化處理，以形成側(cè)壁犧牲氧化層，并在高溫氧化處理后，將槽柵溝道方向的凹槽底部區(qū)域內(nèi)同時(shí)形成的犧牲氧化層去除；
[0014]S04:淀積第一絕緣層，并在位于漏區(qū)上方、靠近凹槽處的第一絕緣層形成浮柵開(kāi)口區(qū)域；
[0015]S05:淀積具有第一種摻雜類型的第一導(dǎo)電層，至少將凹槽和浮柵開(kāi)口區(qū)域填滿，并通過(guò)光刻和刻蝕工藝形成半浮柵；
[0016]S06:淀積第二絕緣層、第二導(dǎo)電層，然后通過(guò)光刻和刻蝕工藝形成控制柵；
[0017]S07:淀積第三絕緣層，通過(guò)刻蝕工藝反刻形成控制柵的側(cè)墻，然后進(jìn)行第二種摻雜類型的離子注入，對(duì)控制柵和未被控制柵覆蓋的襯底表面進(jìn)行摻雜，以形成器件源區(qū)和漏區(qū)的摻雜分布。
[0018]優(yōu)選地，步驟S03中，通過(guò)原位蒸汽產(chǎn)生工藝，對(duì)殘留的硅進(jìn)行高溫氧化處理，以形成側(cè)壁犧牲氧化層。
[0019]優(yōu)選地，原位蒸汽產(chǎn)生工藝的溫度為900?1100°C，時(shí)間為10?120s。
[0020]優(yōu)選地，原位蒸汽產(chǎn)生工藝在I?1torr的壓力下進(jìn)行。
[0021]優(yōu)選地，所述第一絕緣層或第二絕緣層由氧化硅、氮化硅、氮氧化硅或其他高介電常數(shù)絕緣材料形成。
[0022]優(yōu)選地，所述第一絕緣層或第二絕緣層的厚度為20?80埃。
[0023]優(yōu)選地，所述第三絕緣層由氧化硅或氮化硅形成。
[0024]優(yōu)選地，所述第一導(dǎo)電層由第一種摻雜類型的多晶硅形成；所述第二導(dǎo)電層由第二種摻雜類型的多晶硅、金屬或者合金形成。
[0025]優(yōu)選地，所述第一種摻雜類型為N型或P型，所述第二種摻雜類型為P型或N型。
[0026]優(yōu)選地，所述凹槽的深度大于輕摻雜源區(qū)和漏區(qū)的深度。
[0027]從上述技術(shù)方案可以看出，本發(fā)明通過(guò)高溫氧化方式，對(duì)在刻蝕形成凹槽過(guò)程中槽柵溝道區(qū)域內(nèi)靠近場(chǎng)氧化層側(cè)壁處殘留的硅進(jìn)行氧化處理，形成具有絕緣效果的側(cè)壁犧牲氧化層，避免了電流沿著側(cè)壁之間殘留下的硅的方向流動(dòng)，使得電流可沿著器件凹槽形溝道方向流動(dòng)，從而減小了在源區(qū)和漏區(qū)之間產(chǎn)生漏電的現(xiàn)象。本發(fā)明的方法可與現(xiàn)有工藝相集成，且成本可控。
【附圖說(shuō)明】
[0028]圖1是本發(fā)明一種減小槽柵結(jié)構(gòu)半浮柵器件漏電的方法的流程圖；
[0029]圖2?圖10是根據(jù)圖1的方法形成槽柵結(jié)構(gòu)半浮柵器件的結(jié)構(gòu)示意圖；
[0030]圖11是槽柵結(jié)構(gòu)半浮柵的基本結(jié)構(gòu)俯視圖；
[0031]圖12是圖11中A-A方向的剖面圖；
[0032]圖13是圖11中B-B方向的剖面圖。
【具體實(shí)施方式】
[0033]下面結(jié)合附圖，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說(shuō)明。
[0034]需要說(shuō)明的是，在下述的【具體實(shí)施方式】中，在詳述本發(fā)明的實(shí)施方式時(shí)，為了清楚地表示本發(fā)明的結(jié)構(gòu)以便于說(shuō)明，特對(duì)附圖中的結(jié)構(gòu)不依照一般比例繪圖，并進(jìn)行了局部放大、變形及簡(jiǎn)化處理，所示結(jié)構(gòu)大小并不代表實(shí)際尺寸。同時(shí)，附圖是本發(fā)明的理想化實(shí)施例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示區(qū)域的特定形狀，而是包括所得到的形狀，比如制造中引起的偏差等。例如，刻蝕所得到的曲線通常具有彎曲或者圓潤(rùn)的特點(diǎn)，但在本發(fā)明的實(shí)施例中，為了方便說(shuō)明，均以矩形表示。因此，應(yīng)避免以此作為對(duì)本發(fā)明的限定來(lái)加以理解。
[0035]首先，對(duì)槽柵結(jié)構(gòu)半浮柵器件產(chǎn)生漏電現(xiàn)象的原因進(jìn)行說(shuō)明。先請(qǐng)參閱圖10，其顯示按照本發(fā)明減小槽柵結(jié)構(gòu)半浮柵器件漏電的方法所形成的槽柵結(jié)構(gòu)半浮柵器件沿著器件溝道長(zhǎng)度方向的結(jié)構(gòu)剖面圖。如圖10所示，半浮柵器件包括形成于半導(dǎo)體襯底101中的場(chǎng)氧化層102和與半導(dǎo)體襯底相反摻雜濃度的源區(qū)106、漏區(qū)107。半導(dǎo)體襯底101可以為單晶硅、多晶硅或者絕緣體上的硅。在半導(dǎo)體襯底101中還形成有凹槽形槽柵溝道區(qū)108。在襯底101、源區(qū)106、漏區(qū)107之上、并且覆蓋整個(gè)凹槽形溝道區(qū)108形成有第一絕緣層111，第一絕緣層111在漏區(qū)上方、靠近凹槽頂部外側(cè)部位形成有一個(gè)浮柵開(kāi)口區(qū)域112。在第一絕緣層111和浮柵開(kāi)口區(qū)域112形成有第一種摻雜類型的浮柵113，浮柵113靠近源區(qū)106 —側(cè)至少全部位于凹槽內(nèi)，靠近漏區(qū)107 —側(cè)超出凹槽形區(qū)域并全部覆蓋浮柵開(kāi)口區(qū)域112。浮柵113中的摻雜雜質(zhì)會(huì)通過(guò)浮柵開(kāi)口區(qū)域112通過(guò)高溫?cái)U(kuò)散至漏區(qū)107中，并形成第一種摻雜濃度的擴(kuò)散區(qū)114，從而擴(kuò)散區(qū)114與漏區(qū)107之間形成一個(gè)PN結(jié)二極管。覆蓋在源區(qū)106、浮柵區(qū)113和PN結(jié)二極管結(jié)構(gòu)形成有第二絕緣層115，在第二絕緣層115之上為控制柵116，控制柵116覆蓋包圍浮柵113。在控制柵116兩側(cè)還形成有柵極側(cè)墻117。在源區(qū)106和漏區(qū)107內(nèi)還分別形成了重?fù)诫s源區(qū)118和重?fù)诫s漏區(qū)119。
[0036]在理想狀態(tài)下，圖10所示的槽柵結(jié)構(gòu)半浮柵器件中，電流將沿著凹槽形流動(dòng)(如圖中虛線箭頭方向所指)。這樣，在源區(qū)106和漏區(qū)107之間理論上就不會(huì)產(chǎn)生漏電現(xiàn)象。
[0037]請(qǐng)接著參閱圖11?圖13，圖11是槽柵結(jié)構(gòu)半浮柵基本結(jié)構(gòu)的俯視圖，其顯示圖10中在形成第一絕緣層111和浮柵開(kāi)口區(qū)域112后的半浮柵113的基本結(jié)構(gòu)；圖12是圖11中A-A方向的剖面圖；圖13是圖11中B-B方向的剖面圖。圖中示意性地顯示出已形成的場(chǎng)氧化層102、源區(qū)106、漏區(qū)107、第一絕緣層111、浮柵113以及浮柵開(kāi)口區(qū)域112。從圖12中可以看出，經(jīng)過(guò)刻蝕后、在襯底101和場(chǎng)氧化層102之間形成凹槽形結(jié)構(gòu)的過(guò)程中，在槽柵溝道區(qū)域內(nèi)靠近兩邊場(chǎng)氧化層102側(cè)壁處的凹槽形結(jié)構(gòu)中始終都會(huì)殘留下多余的硅109-1。殘留下來(lái)的硅109-1會(huì)導(dǎo)致電流并不是按照?qǐng)D10中虛線箭頭所示的沿著凹槽形溝道方向流動(dòng)，而是如圖13中虛線箭頭所示的沿著場(chǎng)氧化層殘留下的硅的方向流動(dòng)。這樣就會(huì)導(dǎo)致器件在沒(méi)有施加?xùn)烹姌O的情況下，在源區(qū)106和漏區(qū)107之間產(chǎn)生漏電現(xiàn)象。
[0038]為了解決上述問(wèn)題，本發(fā)明提出通過(guò)高溫氧化方式，對(duì)在刻蝕形成凹槽過(guò)程中槽柵溝道區(qū)域內(nèi)靠近場(chǎng)氧化層側(cè)壁處殘留的硅進(jìn)行氧化處理，形成側(cè)壁犧牲氧化層，使得電流能夠沿著凹槽形溝道方向流動(dòng)，從而減小在源區(qū)和漏區(qū)之間產(chǎn)生漏電的現(xiàn)象。
[0039]在以下本發(fā)明的【具體實(shí)施方式】中，請(qǐng)參閱圖1，圖1是本發(fā)明一種減小槽柵結(jié)構(gòu)半浮柵器件漏電的方法的流程圖。同時(shí)，請(qǐng)參閱圖2?圖10，圖2?圖10是根據(jù)圖1的方法形成槽柵結(jié)構(gòu)半浮柵器件的結(jié)構(gòu)示意圖。如圖1所示，本發(fā)明的一種減小槽柵結(jié)構(gòu)半浮柵器件漏電的方法，包括以下步驟:
[0040]如框I所示，SOl:提供一半導(dǎo)體襯底，所述襯底為具有第一種摻雜類型的單晶硅、多晶硅或者絕緣體上的硅，在所述襯底中形成作為器件隔離的場(chǎng)氧化層、具有第二種摻雜類型的輕摻雜源區(qū)和漏區(qū)。
[0041]請(qǐng)參閱圖2。在具有第一種摻雜類型的半導(dǎo)體襯底101中通過(guò)淺槽隔離(STI)工藝形成作為器件隔離的場(chǎng)氧化層102。所述襯底101可以為單晶硅、多晶硅或者絕緣體上的娃。
[0042]請(qǐng)參閱圖3。然后，通過(guò)離子注入工藝(如圖示箭頭所指)在襯底101中形成具有第二種摻雜類型的輕摻雜區(qū)103。
[0043]在上述摻雜類型中，所述第一種摻雜類型為N型，所述第二種摻雜類型即為P型；或者，所