專利名稱：備有執(zhí)行閃速存儲器存取控制的存取電路的半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器，特別涉及備有用于執(zhí)行閃速存儲器的存取控制的控制電路的半導(dǎo)體存儲器。
近年來，對非易失性存儲器的需求越來越大，該存儲器在電源關(guān)掉的情況下仍能保持存儲內(nèi)容。特別是，能夠擦除數(shù)據(jù)塊中的單元所存儲的內(nèi)容的閃速存儲器越來越引起人們的注意。與普通的動態(tài)隨機(jī)存取存儲器(DRAM)或靜態(tài)隨機(jī)存取存儲器(SRAM)不同，閃速存儲器要求不同于電源電壓Vdd和地電壓GND的電壓用于寫或擦除數(shù)據(jù)，也即，該電壓不落在電源電壓Vdd與地電壓GND間的范圍內(nèi)。
在日本專利公開文本No.平成6-150700中，舉例示出了在閃速存儲器中用于寫或擦除數(shù)據(jù)的電壓。
在上述第一個現(xiàn)有技術(shù)中，如圖9A所示0V電壓(GND)施加于在數(shù)據(jù)寫入時與字線相連的控制柵149。并且，在數(shù)據(jù)寫入時，20V電壓和GND分別施加于漏極145和P-阱143。在這時，由于在漏極145和控制柵149間產(chǎn)生了20V的電勢差，由于Fowler-Nordheim溝道現(xiàn)象從浮柵147抽出電子通過柵極氧化膜146流向漏極145，導(dǎo)致構(gòu)成存儲單元的晶體管的閾值Vtm減小。
相反地，在擦除數(shù)據(jù)時，如圖9B所示20V電壓施加于控制柵149。并且，GND施加于源極144和P-阱143，且漏極145開路。在這時，由于產(chǎn)生了與寫數(shù)據(jù)時所產(chǎn)生的電勢差方向相反的20V的電勢差，由于Fowler-Nordheim溝道現(xiàn)象從P-阱143通過柵極氧化膜146注入到浮柵147，使得存儲單元的閾值·Vtm增大。


圖10A和10B示出了有關(guān)閃速存儲器的寫和擦除電壓的第二個現(xiàn)有技術(shù)。
在第二個現(xiàn)有技術(shù)中，10V電壓在寫數(shù)據(jù)時施加于控制柵149。并且，6V電壓、GND和GND分別施加到漏極145、源極144和P-阱143。在這時，溝道電流從源144流向漏145。形成溝道電流的電子通過加于在P-阱143和漏極145間的漏結(jié)的高電場加速，形成熱電子。上述熱電子被控制柵149和P-阱143間的電場吸引，使得一部分注入到浮柵147，由此使得存儲單元的閾值Vtm增大。
在擦除數(shù)據(jù)時，-10V、6V和0V電壓分別加于控制柵149、源極144和P-阱143，并且漏極145開路。在這時，由于Fowler-Nordheim溝道現(xiàn)象從控制柵149抽出電子通過柵極氧化膜流向源極144，結(jié)果，閾值Vtm減小。
在第一個現(xiàn)有技術(shù)中，在寫數(shù)據(jù)時，所施加的20V的高電壓跨在阱和漏極問的漏結(jié)上，使得存儲單元的特性退化，由此降低可靠性。由于在寫數(shù)據(jù)時，高電場加于漏結(jié)上，所以產(chǎn)生了熱電子和熱空穴。這樣產(chǎn)生的熱空穴被高電場吸引并陷入氧化膜。結(jié)果，在柵極絕緣膜上發(fā)生如漏電一類的絕緣不良，使可靠性降低。
并且，由于在寫數(shù)據(jù)和擦除數(shù)據(jù)時都加有高電壓，必須使用耐高電壓的存儲單元。但是，很難使得耐高電壓的存儲單元小型化。應(yīng)該注意到，為了增加存儲單元的耐壓，必須增加的源-漏和P-阱間的耐雪崩電壓。于是，在P-阱內(nèi)的雜質(zhì)濃度必須被降低。但是，如果在P-阱內(nèi)的雜質(zhì)濃度被降低，耗盡層很可能從漏結(jié)擴(kuò)展，結(jié)果很可能在源極和漏極間發(fā)生穿透。于是，為了保證存儲單元的高耐壓，源極和漏極必須互相充分隔開以防止穿透。也應(yīng)該注意到，高電壓不僅加于存儲單元而且加于用于驅(qū)動存儲單元的外圍電路，這使得必須使用耐高電壓的元件來形成外圍電路。自然地，和存儲單元一樣很難將外圍電路最小化。
在第二個現(xiàn)有技術(shù)中，在執(zhí)行寫數(shù)據(jù)時，毫安級的溝道電流被允許流過源極和漏極間，而導(dǎo)致大的電流消耗。
在最近幾年發(fā)展的集成電路中，微型計(jì)算機(jī)和閃速存儲器被安裝在同一塊芯片上，1.8至5伏的電源電壓通過在芯片內(nèi)的升壓電路升壓以產(chǎn)生高電壓。這樣產(chǎn)生的高電壓被用于寫和擦除數(shù)據(jù)。但是，升壓電路的電流供應(yīng)能力由電容的電容量決定。因此，為了穩(wěn)定地提供大電流，必須在芯片內(nèi)形成具有毫米級面積的電容。很明顯，在芯片內(nèi)形成這樣大的電容是不實(shí)際的，因?yàn)樾酒旧淼某叽缇褪呛撩准壍?。在這種情況下，考慮到最近技術(shù)向能夠由電池驅(qū)動的閃速存儲器的方向發(fā)展的趨勢，必須減小寫電流以減少功率消耗。
本發(fā)明的第一目的在于提供一種控制電路，該電路使得使用低耐壓的存儲單元來形成閃速存儲器成為可能。
第二目的在于提供控制電路，該電路使得減少功率消耗成為可能。
根據(jù)本發(fā)明提供了一種半導(dǎo)體存儲器，包括存儲單元，該存儲單元包括半導(dǎo)體襯底，形成在所述半導(dǎo)體襯底內(nèi)的第一導(dǎo)電類型的阱，在所述阱內(nèi)形成的第二導(dǎo)電類型的第一和第二區(qū)域，使得溝道區(qū)域在所述第一和第二區(qū)域間形成，形成在所述述溝道區(qū)域上面的浮柵，該浮柵具有置于其間用于積累載流子的第一絕緣膜，和形成在所述浮柵上的控制柵，該控制柵具有置于其間的第二絕緣膜；
控制電路，該控制電路在載流子從所述浮柵抽出時，用于將第一極性的第一電壓加于所述控制柵，將與第一極性相反的第二極性的第二電壓加于所述第一區(qū)域。
通過在抽出載流子時，將不同極性的電壓加于控制柵和第一區(qū)域，在兩者間產(chǎn)生較大的電勢差。結(jié)果，載流子能夠容易被抽出。另外，由于高電壓沒有加在阱和第一區(qū)域間的結(jié)上，高電場沒有加于結(jié)上，使其能夠抑制在結(jié)中熱空穴和熱電子的產(chǎn)生。
為了更完整地理解本發(fā)明和它的優(yōu)點(diǎn)，可以參照下面的結(jié)合附圖的描述，在圖中；圖1是顯示根據(jù)本發(fā)明的第一實(shí)施例所述的半導(dǎo)體存儲器的框圖；圖2顯示了在寫數(shù)據(jù)時加于存儲單元陣列的電壓；圖3顯示了在擦除數(shù)據(jù)時加于存儲單元陣列的電壓；圖4是顯示存儲單元的橫截面圖；圖5是顯示存儲單元的橫截面圖；圖6A顯示了在根據(jù)本發(fā)明的第一實(shí)施例所述的半導(dǎo)體存儲器中，寫數(shù)據(jù)時加于存儲單元的電壓和電子的移動；圖6B是以放大的形式顯示在圖6A所示的狀態(tài)下的在漏結(jié)附近的區(qū)域的橫截面圖；圖7是顯示在根據(jù)本發(fā)明的第一實(shí)施例所述的半導(dǎo)體存儲器中，擦除數(shù)據(jù)時加于存儲單元的電壓和電子的移動的橫截面圖；圖8顯示了在根據(jù)本發(fā)明的第一實(shí)施例所述的半導(dǎo)體存儲器中，寫數(shù)據(jù)、讀數(shù)據(jù)和擦除數(shù)據(jù)時所加的電壓，圖9A是顯示在第一現(xiàn)有技術(shù)中寫數(shù)據(jù)時的電壓和電子的移動的橫截面圖；圖9B是顯示在第一現(xiàn)有技術(shù)中擦除數(shù)據(jù)時的電壓和電子的移動的橫截面圖10A是顯示在第二現(xiàn)有技術(shù)中寫數(shù)據(jù)時的電壓和電子的移動的橫截面10B是顯示在第二現(xiàn)有技術(shù)中擦除數(shù)據(jù)時的電壓和電子的移動的橫截面圖。
現(xiàn)參照圖1對根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲器進(jìn)行描述。如圖所示，根據(jù)本發(fā)明的存儲電路包括存儲單元陣列4，該陣列由被安排成陣列的存儲單元組成，所述存儲單元構(gòu)成電可寫可擦除ROM(EEPROM)，該電可寫可擦除ROM能夠在位線B0到Bn和字線W0到Wn的交叉點(diǎn)上寫數(shù)據(jù)并且能夠擦除所寫的數(shù)據(jù)；列譯碼器2，用于啟動通過電源線22提供的電壓，即，電源電壓Vdd和GND，以根據(jù)通過總線21提供的列地址來驅(qū)動位線B0到Bn行譯碼器3，用于啟動通過電源線32提供的電壓，即，電源電壓Vdd和GND，以根據(jù)通過總線31提供的行地址來驅(qū)動位線W0到Wn以及控制器1，根據(jù)通過總線11提供的地址和通過總線12提供的控制數(shù)據(jù)，用于將后柵極電壓通過電源線14提供至存儲單元陣列的后柵極端BG，將源極電壓通過電源線13提供至源極端S，將列地址提供至總線21，將位線驅(qū)動電壓提供至電源線22，將行地址提供至總線31，并將字線驅(qū)動電壓提供至電源線32。
控制器1通過總線11和12接收由如中央處理單元(未示出)一類的控制元件提供的地址數(shù)據(jù)和控制數(shù)據(jù)，以根據(jù)接收到的地址數(shù)據(jù)和控制數(shù)據(jù)來控制存儲單元的寫、讀和擦除數(shù)據(jù)的三態(tài)。控制器1也產(chǎn)生上述操作所需的不同于電源電壓Vdd和GND的電壓。
現(xiàn)簡要描述在本實(shí)施例中用到的存儲單元。
如圖4和5所示，存儲單元包括在P-襯底41上的N-阱42內(nèi)形成的P-阱43；形成在P-阱43內(nèi)的源區(qū)域44和漏區(qū)域45；在源區(qū)域44和漏區(qū)域45間形成的溝道區(qū)域內(nèi)由SiO2形成的80埃厚度的第一絕緣膜(柵氧化膜)46；在柵氧化膜46上形成的浮柵47，該浮柵47具有0.4um的長度和1.1um的寬度；在浮柵47上形成的第二絕緣膜(柵間絕緣膜)48，它對應(yīng)于電容形式的厚度為120埃的SiO2膜；以及形成在柵間絕緣膜48上的長度為0.4um控制柵49。存儲單元具有寬度為0.6um的溝道。各個存儲單元被元件隔離區(qū)50互相分離。
下面詳細(xì)描述在操作過程中加于字線W0到Wn、位線B0到Bn、源極線S0、S1、和阱(后柵)的電壓。圖8顯示了在操作過程中的上述電壓。
首先，描述涉及的數(shù)據(jù)寫入圖2中圓圈內(nèi)的存儲單元的情況。在數(shù)據(jù)寫入時，-9V、6V和0V(GND)電壓分別加于如圖2所示數(shù)據(jù)要寫入的存儲單元的字線W2(控制柵極)、位線B1(漏極)和后柵，且源極開路。如果存儲系統(tǒng)由3.3V系統(tǒng)的電源所驅(qū)動，在該系統(tǒng)中用到GND和3.3V，而-9V和6V電壓必須通過控制器1生成。為了提供這些電壓，控制器1將降低到-9V的電壓通過電源線32提供到行譯碼器3并將升高到6V的電壓通過電源線21提供到列譯碼器2，以使將降低的和升高的電壓分別提供到選中的字線和位線。另一方面，將0V電壓連接到各個未選中的字線和位線，且源極S0和S1開路。
如果存儲單元是在擦除狀態(tài)，即，閾值電壓Vtm=5V，在寫的初始狀態(tài)，-7×10-15庫侖(fc)的電子出現(xiàn)在浮柵47。上述電子和0.7的電容比使得浮柵47承擔(dān)-8V的電勢。上述的“電容比”指的是當(dāng)將所有的加于浮柵47的寄生電容量設(shè)定為1時，浮柵47和控制柵49間的電容量的比率。結(jié)果，在漏極45和浮柵47間產(chǎn)生14V的電勢差，如圖10A所示，以致產(chǎn)生FN溝道現(xiàn)象。于是通過柵極氧化膜46將電子抽出進(jìn)入到漏極45。14V的電勢差使得漏極45的表面能量深度耗盡。另外，由于在漏極表面的雜質(zhì)濃度較高，禁帶在空間上的寬度縮小到幾埃。由此，在價帶的電子隧穿到達(dá)導(dǎo)帶，生成如圖10B所示的電子和空穴，圖10B以放大的方式顯示了在漏結(jié)周圍的狀態(tài)。
在這時，從漏極45通過帶間的隧穿流至P-阱43的電流大約是每存儲單元100nA那么小，使得能夠省電。由于在P-阱45內(nèi)的雜質(zhì)濃度較高，即，2×1017/cm3，所以在漏結(jié)內(nèi)的耐雪崩電壓是9V。在P-阱和漏間的電勢差為6V時，該電壓比9V的耐雪崩電壓低3V，在漏結(jié)的最高的電場是不高于5×105/cm3，并且結(jié)耗盡層的寬度較窄，即，約為0.2μm。在這種情況下，在源和漏的雜質(zhì)濃度在淺區(qū)約為1×1020/cm3，在深區(qū)約為1×1017/cm3。于是，由隧穿帶間的勢壘而產(chǎn)生的載流子因在耗盡層內(nèi)的流動而變熱的可能性變小，導(dǎo)致不能夠得到高可靠性。另外，結(jié)耗盡層的較窄的寬度是利于小型化的參數(shù)。在本實(shí)施例中，源極開路。但是，由于寫是基本完全地基于Fowler-Nordheim電流(FN電流)的，寫時間和寫電流特征即使在源極被設(shè)置成0V時也保持不變。如果用這種方式抽出電子，閾值電壓Vtm在約500μs內(nèi)被降低到1V。在這種狀態(tài)下，浮柵47基本上電中性。于由完成寫。
如上所述，漏極45和P-阱43間的電勢差減小同時通過用抽出的電子降低漏45的電壓并降低控制柵49的電勢而在控制柵49和漏極45間保持較大的電勢差，結(jié)果，在漏結(jié)，能夠抑制熱的載流子的產(chǎn)生。
應(yīng)該注意到，由于能降低加于漏極45的電壓，因此能夠增加在P-阱43內(nèi)的雜質(zhì)濃度而不降低可靠性，使其能夠抑制穿透。
在擦除數(shù)據(jù)時，關(guān)于在擦除單元塊內(nèi)的存儲單元，將11V的電壓加于各個字線W0到Wn上，將-4V電壓加于各個源極線S0和S1，而將-4V電壓加于后柵BG(P-阱)，同時位線B0到Bn(漏極)開路，如圖3所示。于是，控制器1生成11V和-4V的電壓，以將11V電壓通過電源線32提供至行譯碼器3，將-4V電壓通過電源線13提供至源極S，并將-4V電壓通過電源線14提供至后柵極BG，由此將所需要的電壓提供到字線、源極線和后柵。
在數(shù)據(jù)擦除的初始階段，存在有被寫過狀態(tài)的存儲單元和未被寫過狀態(tài)的存儲單元，被寫過的存儲單元的閾值電壓Vtm=1V，未被寫過的存儲單元的閥值電壓Vtm=5V。由于擦除選定閾值電壓Vtm=5V的狀態(tài)，所以其閥值電壓Vtm=SV的存儲單元的狀態(tài)不變化。因此，現(xiàn)對閾值電壓Vtm=1V的存儲單元進(jìn)行描述。
在閾值電壓Vtm=1V的存儲單元中，浮柵47基本為中性，正如前面在寫數(shù)據(jù)時所描述的。這種情況和0.7的電容比使得浮柵47承受6.5V的電勢。于是，浮柵47和后柵BG間的電勢差與浮柵47和源極線S0、S1間的電勢差都是10.5V。結(jié)果，產(chǎn)生FN溝道現(xiàn)象，允許電子從后柵BG和源極44注入浮柵，以增加晶體管的閾電壓的值，正如圖7所示。在本實(shí)施例中，閾電壓值Vtm在50ms的時間內(nèi)增加到5V(Vtm=5V)。
在這時，P-阱43的表面被轉(zhuǎn)化成N-型，形成源極和漏極間的溝道。但是，由于連接到位線B0到Bn的漏極保持開路，溝道電流不在源極和漏極間流過。應(yīng)該注意到帶間的溝道電流不流動，盡管約有1μA/存儲單元的Fowler-Nordheim電流(FN電流)流過，結(jié)果能夠以很低的功率擦除在單元塊內(nèi)的存儲單元的內(nèi)容。
也應(yīng)該注意到，由于加于控制柵的電壓能夠通過在電子注射中降低P-阱和源極44的電壓而被降低，構(gòu)成外圍電路的元件，如晶體管，的耐壓能夠被降低，使得外圍電路的小型化成為可能。
另外，由于在電子注射時漏極45保持開路，溝道電流在源極44和漏極45間流過，使得能夠減小電子注射需要的功率。由此能夠減小功率消耗。
在讀數(shù)據(jù)中，提供到控制器1的地址用于將1V電壓提供至被向列譯碼器2所提供的列地址選中的位線，將3.3V=Vdd的電壓提供至被向行譯碼器3所提供的行地址選中的字線。數(shù)據(jù)是否寫入到選中的存儲單元能夠通過檢測流過存儲單元的電流來決定。
為了簡化說明，本實(shí)施例涉及單個存儲單元塊的情況。不用說，但是，本發(fā)明的技術(shù)構(gòu)思也能夠適用于含有多個存儲單元塊的半導(dǎo)體存儲器。
如上所述，本發(fā)明能夠防止在電子抽出中熱載流子的產(chǎn)生，從而改善存儲單元的可靠性。同時，由于能夠防止穿透，存儲單元能夠?qū)崿F(xiàn)最小化。另外，外圍電路的耐壓能夠通過降低加于控制柵的電壓而降低，從而減少在電子注入中的功耗。
盡管已經(jīng)對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行了詳細(xì)的描述，但是應(yīng)該理解各種改變、替代和變換能夠在不背離由所附權(quán)利要求所限定的本發(fā)明的精神和范圍的條件下做出。
權(quán)利要求
1．半導(dǎo)體存儲器，包括存儲單元，該存儲單元包括半導(dǎo)體襯底，形成在所述半導(dǎo)體襯底內(nèi)的第一導(dǎo)電類型的阱，在所述阱內(nèi)形成的第一和第二區(qū)域，以便在所述第一和第二區(qū)域間形成溝道區(qū)域，形成在所述述溝道區(qū)域的上面的浮柵，該浮柵具有置于其間用于積累載流子的第一絕緣膜，和形成在所述浮柵上的控制柵，該控制柵具有置于其間的第二絕緣膜；控制電路，該控制電路在載流子從所述浮柵抽出時，將第一極性的第一電壓加于所述控制柵，將與第一極性相反的第二極性的第二電壓加于所述第一區(qū)域。
2．根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于所述控制電路在所述載流子從所述浮柵抽出時，并將幅度介于所述第一電壓和所述第二電壓之間的基準(zhǔn)電壓加于所述阱。
3．根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于所述控制電路在所述載流子被注入所述浮柵時，將所述第二極性的第三電壓加于所述控制柵，將所述第一極性的第四電壓加于所述第二區(qū)域，并將所述第一極性的第五電壓加于所述阱。
4．根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于在載流子抽出中，從所述控制電路輸出的所述第一電壓和第二電壓高到能夠允許Fowler-Nordheim電流流過所述第一絕緣膜。
5．根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲器，其特征在于在載流子注入過程中從所述控制電路輸出的第三電壓、第四電壓和第五電壓高到能夠允許Fowler-Nordheim電流流過所述第一絕緣膜。
6．根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲器，其特征在于所述第四電壓和所述第五電壓具有相同的電平。
7．根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲器，其特征在于所述第一區(qū)域保持電開路。
8．半導(dǎo)體存儲器，包括存儲單元，該存儲單元包括半導(dǎo)體襯底，形成在所述半導(dǎo)體襯底內(nèi)的第一導(dǎo)電類型的阱，在所述阱內(nèi)形成的第二導(dǎo)電類型的第一和第二區(qū)域，使得溝道區(qū)域在所述第一和第二區(qū)域間形成，形成在所述述溝道區(qū)域的上面的浮柵，該浮柵具有置于其間用于積累載流子的第一絕緣膜，和形成在所述浮柵上的控制柵，該控制柵具有置于其間的第二絕緣膜；控制器，該控制器在所述載流子注入時，將所述第二極性的第三電壓加于所述控制柵，將所述第一極性的第一電壓加于所述第二區(qū)域，將所述第一極性的第二電壓加于所述阱。
9．根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲器，其特征在于所述第一電壓和第二電壓高到能夠允許Fowler-Nordheim電流流過所述第一絕緣膜。
全文摘要
本發(fā)明公開了包括存儲單元和控制器的半導(dǎo)體存儲器。在能夠電寫入－擦除數(shù)據(jù)的存儲單元中，加于漏和阱之間的電壓在電子從浮柵抽出時被降低。當(dāng)電子從存儲單元內(nèi)的浮柵抽出時，控制器用于將－9V電壓加于選中的存儲單元的柵極，將6V電壓加于選中的存儲單元的漏極，將0V電壓加于選中的存儲單元的后柵。
文檔編號H01L27/115GK1237794SQ9910788
公開日1999年12月8日 申請日期1999年5月31日 優(yōu)先權(quán)日1998年6月1日
發(fā)明者國分邦夫 申請人:日本電氣株式會社