專(zhuān)利名稱(chēng)：非易失性存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及非易失性存儲(chǔ)器，特別是電擦除非易失性存儲(chǔ)器。
非易失性存儲(chǔ)器單元是有利的，因?yàn)樗鼈兗词乖诖鎯?chǔ)器掉電的情況下仍能保持記錄的信息?，F(xiàn)在，存在著幾種不同類(lèi)型的非易失性存儲(chǔ)器，包括可擦除可編程的只讀存儲(chǔ)器(EPROM)、電擦除可編程只讀存儲(chǔ)器(EEPROM)和快閃EEPROM存儲(chǔ)器。EPROM是利用光照擦除的，但通過(guò)向浮柵注入溝道電子進(jìn)行電編程。普通的EEPROM具有相同的編程功能，但不是光擦除的，它們利用電子隧穿效應(yīng)進(jìn)行擦除和編程。因此，信息可以保存在這些存儲(chǔ)器中，并且在掉電時(shí)得到保持，在需要時(shí)，可以利用適當(dāng)?shù)募夹g(shù)擦除存儲(chǔ)器以便再次編程?？扉WEEPROM是整塊擦除的，這通常為它們帶來(lái)比普通EEPROM更好的讀訪問(wèn)時(shí)間。
當(dāng)前，快閃存儲(chǔ)器已經(jīng)廣泛地流行起來(lái)。例如，快閃存儲(chǔ)器通常用來(lái)為微處理器、調(diào)制解調(diào)器、SMART卡以及期望存儲(chǔ)需要快速更新的代碼的類(lèi)似裝置提供片載存儲(chǔ)器。
盡管快閃存儲(chǔ)器和EEPROM是密切相關(guān)的，但是在許多應(yīng)用中，快閃存儲(chǔ)器是優(yōu)選的，因?yàn)樗鼈兯哂械母〉膯卧叽缫馕吨圃炱饋?lái)更經(jīng)濟(jì)。然而，快閃存儲(chǔ)器和EEPROM通常具有十分相似的單元特性。
非易失性存儲(chǔ)器單元在某些方面與通常用在稱(chēng)作邏輯器件的電子元件，例如微處理器中的晶體管不同，這些電子元件是與存儲(chǔ)單元一起工作的。邏輯器件由使用單柵極的晶體管構(gòu)成。非易失性存儲(chǔ)器通常包括兩個(gè)柵極，分別稱(chēng)為控制柵極和浮柵，而且是重疊配置的。因?yàn)檫@種結(jié)構(gòu)差異，非易失性存儲(chǔ)器和邏輯器件的制造工藝不同。這使工藝復(fù)雜性和制造成本急劇增高。
特別是EEPROM，單元的電編程通常需要向單元施加相當(dāng)高的電壓。這種電壓誘導(dǎo)電子隧穿N+區(qū)域到達(dá)浮柵。其它的復(fù)雜性來(lái)自于需要為存儲(chǔ)器單元提供比晶體管正常工作所需電壓高很多的電壓。
盡管工業(yè)界已經(jīng)承認(rèn)為制備邏輯電路和非易失性存儲(chǔ)器而采用獨(dú)立的工藝技術(shù)是必需的，業(yè)界人士已經(jīng)認(rèn)識(shí)到編程EEPROM需要相當(dāng)高的電壓，編程快閃EEPROM需要相當(dāng)大的電流，但是對(duì)在不需要特殊工藝技術(shù)或不需要相對(duì)更高的編程電壓或更大的電流的條件下制備能夠同時(shí)電擦除和電編程的非易失性存儲(chǔ)器存在著巨大的需求。
此外，利用普通的快閃EEPROM，單元的電編程通常需要向單元施加大電流。只有相對(duì)少量的這種電子流由漏極耗盡區(qū)注入到浮柵。因此，注入效率(例如10-6到10-9)很低。對(duì)大電流的需求增加了額外的復(fù)雜性，因?yàn)樾枰O(shè)計(jì)在低電壓工作的高電流泵浦。
根據(jù)本發(fā)明的一個(gè)方面，電擦除電編程只讀存儲(chǔ)器包括具有浮柵、溝道、源極和漏極的讀出單元。為了對(duì)浮柵進(jìn)行編程，雙極型晶體管利用電子的襯底熱電子注入效應(yīng)通過(guò)溝道耗盡區(qū)向浮柵提供電子。雙極型晶體管的集電極也是讀出單元的溝道的偏置耗盡區(qū)。
根據(jù)本發(fā)明的另一個(gè)方面，非易失性存儲(chǔ)器包括第一導(dǎo)電類(lèi)型的半導(dǎo)體層。與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的第一阱制作在半導(dǎo)體層上。第一阱是偏置電壓等于或高于Vss的N-阱。第一導(dǎo)電類(lèi)型的第二阱嵌在第一阱中。第二阱是反偏P-阱。存儲(chǔ)器單元制作在第二阱中。單元包括浮柵、源極和漏極。源極和漏極是第二導(dǎo)電類(lèi)型。
根據(jù)本發(fā)明的另一方面，存儲(chǔ)器單元包括具有N-阱的半導(dǎo)體層。P-阱嵌在N-阱中。讀出晶體管具有浮柵和用于向襯底注入電子的雙極型晶體管。注入(泵捕)電子由讀出晶體管溝道下面的電場(chǎng)加速，注入到浮柵。
根據(jù)本發(fā)明的另一方面，編程存儲(chǔ)器單元的方法包括關(guān)斷選擇晶體管的步驟。載流子通過(guò)襯底熱載流子注入效應(yīng)注入到浮柵。
根據(jù)本發(fā)明的另一方面，編程存儲(chǔ)器單元的方法包括利用雙極型晶體管產(chǎn)生襯底電子的步驟。襯底電子由溝道下面的電場(chǎng)加速，并注入到存儲(chǔ)器單元的浮柵。這些被加速的電子稱(chēng)為襯底“熱”電子。
根據(jù)本發(fā)明的另一方面，制作存儲(chǔ)器單元的方法包括在襯底中的溝道上制作浮柵的步驟。擴(kuò)散在與浮柵下面的溝道間隔開(kāi)的襯底上進(jìn)行，所述溝道在浮柵下面延伸。為單元制作源極和漏極，并基本上沿垂直于浮柵長(zhǎng)度方向的方向排列。
根據(jù)本發(fā)明的另一方面，非易失性存儲(chǔ)器包括具有浮柵的讀出晶體管。耦合電容制作在浮柵的一端。耦合電容用于控制浮柵上的電壓。浮柵獨(dú)立于覆蓋于其上的控制柵極。隧穿電容制作在浮柵的另一端。隧穿電容為電子從浮柵移出提供了通路。它還用作為讀出晶體管下面的溝道區(qū)提供電子的電荷注入器。隧穿電容包括構(gòu)成橫向雙極型晶體管的發(fā)射極的pn結(jié)、在浮柵下面的用作橫向雙極型晶體管的集電極的讀出晶體管溝道的偏置耗盡區(qū)。


圖1是一個(gè)實(shí)施方案的簡(jiǎn)圖；圖2是示出圖1所示實(shí)施方案中的半導(dǎo)體裝置的布局的頂視圖；圖3是沿圖2中的線3-3的剖面圖；圖4是沿圖2中的線4-4的剖面圖；圖5是圖1所示單元的陣列結(jié)構(gòu)的簡(jiǎn)圖。
參考附圖，其中相同的參考符號(hào)在所有視圖中表示相同的部分，圖1所示的存儲(chǔ)器單元10包括隧穿電容18、讀出晶體管12、選擇晶體管16和耦合電容14。這種結(jié)構(gòu)有利于在帶有電隔離浮柵22的半導(dǎo)體層上實(shí)現(xiàn)。
隧穿電容18由快閃節(jié)點(diǎn)24控制，耦合電容14由控制節(jié)點(diǎn)28控制。讀出晶體管12的漏極29連接到漏極節(jié)點(diǎn)26，選擇晶體管16的源極31連接到源極節(jié)點(diǎn)30。選擇晶體管16的柵極33連接到選擇節(jié)點(diǎn)32。
圖2所示的、實(shí)現(xiàn)單元10的一種布局包括用觸點(diǎn)實(shí)現(xiàn)的刷新節(jié)點(diǎn)24和通常為N-型擴(kuò)散的擴(kuò)散區(qū)25。浮柵22延伸過(guò)擴(kuò)散區(qū)25，界定出隧穿電容18。類(lèi)似地，浮柵22延伸過(guò)擴(kuò)散區(qū)27，界定出耦合電容14。耦合電容14的控制節(jié)點(diǎn)28可以通過(guò)觸點(diǎn)按照?qǐng)D2所示的方式實(shí)現(xiàn)。
漏極節(jié)點(diǎn)26包括圖2所示的、連接到擴(kuò)散區(qū)29的觸點(diǎn)。源極節(jié)點(diǎn)30可以用所示的觸點(diǎn)實(shí)現(xiàn)。讀出晶體管12的源極和選擇晶體管16的漏極是公用的，如圖2中的20所示。選擇晶體管16的柵極制作為連接到觸點(diǎn)(未示出)的導(dǎo)電層33。一對(duì)源極30觸點(diǎn)和漏極26觸點(diǎn)以及獨(dú)立的柵極22、33形成兩個(gè)晶體管。
讀出晶體管12和選擇晶體管16的關(guān)系示于圖3。浮柵22構(gòu)成具有漏極29和公用pn結(jié)20的晶體管的柵極。類(lèi)似地，柵極33控制源極31和公用pn結(jié)20之間的導(dǎo)通。讀出晶體管12包括溝道47，選擇晶體管16包括溝道35。在所示的實(shí)施方案中，溝道47和35是P-型半導(dǎo)體材料，并且是P-阱的一部分。依次地，P-阱制作在N-阱36中。最后，N-阱36制作在P-型襯底38中。P-阱是反偏的，如70所示，N-阱36是正偏的，如72所示。N-阱36的偏置電壓可以等于或高于Vss。
現(xiàn)參考圖4，說(shuō)明與隧穿電容18相連的浮柵22的結(jié)構(gòu)。浮柵22延伸過(guò)一對(duì)場(chǎng)氧化區(qū)50，該場(chǎng)氧化區(qū)通常沿著平行于讀出晶體管12和選擇晶體管16的源極-漏極方向延伸。在圖4的一端，浮柵22與下面的N+擴(kuò)散區(qū)域相互作用形成隧穿電容18。隧穿氧化物42將浮柵22和擴(kuò)散區(qū)25隔離開(kāi)。類(lèi)似地，柵極氧化物40將浮柵22和溝道47隔離開(kāi)。最后，浮柵22由氧化物51與耦合電容14的擴(kuò)散區(qū)27隔離開(kāi)。因此，浮柵22是讀出晶體管12和電容14、18的一部分。
單元10可以描述為利用高效率的襯底熱電子注入進(jìn)行編程、利用Fowler-Nordheim隧穿進(jìn)行擦除的快閃EEPROM。襯底熱電子注入過(guò)程的詳細(xì)描述見(jiàn)下述文獻(xiàn)T.H.Ning，C.M.Osburn，and H.W.Yu，“Emission probability of Hot Electrons from Silicon intoSilicon Dioxide”，J.Appl.Phys.，vol.48，p.286，(1977)；Boaz Eitan，James L.McCreary，Daniel Amrany，Joseph Shappir，“substrate Hot-electron Injection EPROM”，IEEE Transactionson Electron Devices，vol.ED-31，no.7，p.934，(July 1984)；I.C.Chen，C.Kaya，and J.Paterson，“Band-to Band TunnelingInduced Substrate Hot-electron(BBISHE)injectionA NewProgramming Mechanism for Nonvolatile Memory Devices”，IEDM(1989)p.263；C.Y.Hu，D.L.Kencke，S.K.Benerjee，“Substrate-current-induced Hot Electron(SCIHE)InjectionANew Convergence Scheme for FLASH Memory，”IEDM(1995)，p.283。上述各篇文獻(xiàn)在此引用作為參考。
編程是通過(guò)高效率的襯底熱電子注入實(shí)現(xiàn)的。如圖4所示，襯底電子，如60所示，是通過(guò)正向偏置由場(chǎng)氧化物50a將其與讀出晶體管12隔離開(kāi)的擴(kuò)散區(qū)25而產(chǎn)生的。一些襯底電子60通過(guò)場(chǎng)氧化物50a下面的區(qū)域擴(kuò)散到讀出晶體管12下面的溝道區(qū)47。對(duì)于需要編程的單元，對(duì)溝道區(qū)47進(jìn)行偏置，使耗盡區(qū)48形成。當(dāng)電子到達(dá)耗盡區(qū)48時(shí)，電子將受到電場(chǎng)Vcs的加速，該Vcs是溝道47的電壓(表面轉(zhuǎn)型區(qū)的電壓)與P-阱34的電壓之差。這些電子中的一部分獲得超過(guò)有效氧化物勢(shì)壘高度電壓的足夠能量，注入到浮柵22。對(duì)于不需要編程的單元，溝道-P-阱電壓低于有效氧化物勢(shì)壘高度。在這種情況下，電子不能獲得足以克服勢(shì)壘高度的能量，無(wú)法注入浮柵22。
場(chǎng)氧化物50a下面的P-區(qū)，即擴(kuò)散區(qū)25，和讀出晶體管12下面的偏置耗盡區(qū)48構(gòu)成橫向雙極型晶體管62。雙極型晶體管62用作電荷注入器，由擴(kuò)散區(qū)25向浮柵22注入襯底電子。擴(kuò)散區(qū)25作為發(fā)射極，場(chǎng)氧化物50a下面的P-區(qū)作為基極，集電極是耗盡區(qū)48。耗盡區(qū)48由N+源極20、N+漏極29和P-阱34的電壓控制。因?yàn)闇系绤^(qū)47用作讀取讀出晶體管12的溝道，并在編程過(guò)程中用作雙極型晶體管62的集電極，所以可以實(shí)現(xiàn)緊湊的單元布局。
襯底熱電子注入的效率是幾種性質(zhì)的函數(shù)?？紤]耗盡區(qū)48，電子通過(guò)晶格聲子散射效應(yīng)在耗盡區(qū)48中的散射距離為幾個(gè)電子平均自由程。這些電子中散射次數(shù)較少的電子獲得足以克服有效勢(shì)壘高度的能量，注入到浮柵22中。一些電子獲得的能量低于有效勢(shì)壘高度，不能注入浮柵22。注入效率與摻雜濃度和溝道到P-阱的電壓Vcs有密切的關(guān)系。
因?yàn)閱卧?0位于嵌在N-阱36中的P-阱34中，所以在編程過(guò)程中，通過(guò)將擴(kuò)散區(qū)27的電壓提高到Vpp，該電壓通常在7至14伏特，浮柵22經(jīng)耦合電容14與高電壓耦合。浮柵22獲得的電壓是在節(jié)點(diǎn)24和28接地時(shí)浮柵上的電壓以及耦合比與節(jié)點(diǎn)28上的電壓的乘積的和的函數(shù)。一階近似的耦合比大約等于電容14的電容值除以耦合電容14、隧穿電容18和浮柵22與溝道區(qū)47之間的電容的電容值之和。
當(dāng)選擇晶體管16關(guān)斷時(shí)，讀出晶體管的漏極29電壓被鉗位在電源電壓Vcc附近或更高。因?yàn)檫x擇晶體管16關(guān)斷，所以源極20的電壓與溝道47相同。溝道47的電壓是溝道區(qū)中的表面轉(zhuǎn)型區(qū)的電壓。當(dāng)浮柵22的電壓是比漏極29高的讀出晶體管12的閾值電壓時(shí)，溝道電壓與漏極電壓相同。另一方面，當(dāng)浮柵22的電壓低于漏極29的電壓和讀出晶體管12的閾值電壓之和時(shí)，溝道電壓是浮柵22的電壓和讀出晶體管12的閾值電壓之差。
阱電壓是施加在P-阱34上的電壓70。因?yàn)镻-阱嵌在N-阱36中，N-阱設(shè)置在近似等于Vss或更高的電壓72，P-阱電壓Vp可以是反偏的，典型值為-1至-2伏特。此外，該電壓通常低于有效氧化物勢(shì)壘高度，以避免任何潛在的干擾。
溝道區(qū)47和P-阱34之間的電壓差(Vp)70是耗盡區(qū)48兩端的電壓。對(duì)于待編程的單元，漏極29的電壓升高，通常接近Vcc。讀出晶體管12下面的溝道47中的耗盡區(qū)48由等于溝道電壓與P-阱電壓70之差的電壓降形成。
對(duì)于那些不需要編程的單元，漏極電壓29設(shè)為零伏特。耗盡區(qū)48兩端的電壓降等于Vp的絕對(duì)值，該絕對(duì)值通常小于有效氧化物勢(shì)壘高度。
單元10的擦除是利用由浮柵22到節(jié)點(diǎn)24的Fowler-Nordheim隧穿效應(yīng)實(shí)現(xiàn)的。因此，節(jié)點(diǎn)24又稱(chēng)為刷新節(jié)點(diǎn)。在擦除過(guò)程中，通過(guò)將擴(kuò)散區(qū)27鉗位于地，浮柵22經(jīng)電容器14耦合到接近于地的電壓。對(duì)于擴(kuò)散區(qū)25，它充電到7到14伏特的正電壓(Vpp)。電容器18兩端的電壓是浮柵22的電壓和擴(kuò)散區(qū)25的電壓之差。當(dāng)電壓差超過(guò)8至10伏特時(shí)，就可以產(chǎn)生足夠的隧穿電流，在幾毫秒至幾秒的時(shí)間幀內(nèi)將浮柵22擦除到負(fù)電壓，這取決于隧穿氧化物42的厚度。
讀取單元10的編程狀態(tài)的實(shí)現(xiàn)方式如下。對(duì)于選中的行，通過(guò)將擴(kuò)散區(qū)27鉗位于1.8至5伏特的電壓，浮柵22電容耦合到更高的電壓。浮柵22耦合到電壓Vfg，該電壓等于在節(jié)點(diǎn)24和28接地時(shí)浮柵的電壓和控制節(jié)點(diǎn)28上的電壓與耦合比的乘積之和。
在讀過(guò)程中，漏極29的電壓限制在低于2伏特的電壓。這是為了避免任何讀干擾。
對(duì)于待讀取的選中單元，選擇節(jié)點(diǎn)32鉗位于Vcc，源極節(jié)點(diǎn)30鉗位于地。未選中的柵極33和節(jié)點(diǎn)28、30、32也鉗位于地。未選中的列26也鉗位于地。
當(dāng)這些電壓施加到選中的單元時(shí)，電流流過(guò)讀出晶體管12。然后，該電流注入電流讀出放大器(未示出)。如果浮柵22上的電壓高于讀出晶體管12的閾值電壓，并且流過(guò)更大的電流，大約高于20毫安，那么單元狀態(tài)就可以作為導(dǎo)通狀態(tài)讀出出來(lái)。當(dāng)浮柵的電壓低于閾值電壓，并且流過(guò)更小的電流，例如小于1毫安，那么就可以讀出到未導(dǎo)通狀態(tài)。
讀出到的導(dǎo)通狀態(tài)稱(chēng)為“1”狀態(tài)。未導(dǎo)通狀態(tài)稱(chēng)為“0”狀態(tài)。
針對(duì)示例性實(shí)施方案，下例總結(jié)了單元的編程、讀取和擦除操作。
單元操作擦除編程 讀(未選擇)(選擇) (未選擇)(選擇)(未選擇)
*0 表示未選擇列.
Vs是由根據(jù)編程速度的要求在幾納安到幾十毫安的范圍內(nèi)變化的注入電流值設(shè)定的節(jié)點(diǎn)電壓。通常，編程速度從幾十微秒到幾十毫秒。Vbias是P-阱34上的偏壓，該電壓可以是Vss或鉗位于-1至-2伏特，以便提高注入效率。適于產(chǎn)生兩種負(fù)偏置電壓，一種用于偏置擴(kuò)散區(qū)31，一種用于反向偏置P-阱34，的片載電路描述于L.A.Glasser andD.W.Dobberpuhl，“The Design and Analysis of VLSI Circuits”，(Dec.1985)，p.301-329，Addison-Wesley出版，該書(shū)在此引用作為參考。Vss是外部地電壓。
盡管單元10用作圖1所示的單個(gè)元件，但是它還可以連接成圖5所示的陣列。在陣列中，示出多個(gè)單元10、10a、10b、10c、10d和10e。將同一行中的所有單元的刷新節(jié)點(diǎn)連接成一個(gè)單節(jié)點(diǎn)就形成了刷新節(jié)點(diǎn)24。這使得可以同時(shí)擦除和編程同一行中的所有單元。
將同一行中的所有獨(dú)立單元的控制節(jié)點(diǎn)連接成一個(gè)節(jié)點(diǎn)就形成了控制節(jié)點(diǎn)28。這使浮柵22在編程過(guò)程中相對(duì)于同一行中的所有單元同時(shí)升高到相對(duì)較高的電壓(Vpp)，例如7-14伏特，并在讀過(guò)程中接近Vcc。然后，一起對(duì)同一行(行的寬度可以是字節(jié)或頁(yè))中的所有單元進(jìn)行編程。
將同一行中的所有單元的源極線連接在一起就形成了源極節(jié)點(diǎn)36。類(lèi)似地，將同一行中的所有單元連接成一個(gè)節(jié)點(diǎn)就形成了選擇柵極節(jié)點(diǎn)32。
將同一列中的所有單元的漏極節(jié)點(diǎn)連接成一個(gè)單節(jié)點(diǎn)就形成了漏極節(jié)點(diǎn)26。該節(jié)點(diǎn)連接到讀出放大器(未示出)。
陣列中的單元可以利用普通工藝技術(shù)制作，例如單個(gè)多晶硅(single poly)、雙金屬工藝。因?yàn)闆](méi)有控制柵極，所以可以采用與常規(guī)邏輯線路工藝技術(shù)完全兼容的工藝技術(shù)。
在此列出的示例性參數(shù)是0.35μm或更大的部件尺寸，Vcc電壓為2.7伏特或更高。隨著技術(shù)允許更低的電壓和更小的部件尺寸，這里的參數(shù)將相應(yīng)地安比例變化。
起始襯底材料通常是P-型(100)硅，例如電阻率在10-25歐姆-厘米。P-阱34在所謂的三阱工藝中嵌在N-阱36中。P-阱34的典型阱深例如為2至4μm，平均摻雜濃度例如為1×1016至5×1016原子每立方厘米。
N-阱的典型阱深例如為4-8μm。摻雜濃度從4×1015到1×1016原子每立方厘米。三阱由反型摻雜N-阱36的P-阱34制作。
在三阱中制作元件的方法如下。利用劑量為1×1013至1.5×1013原子每平方厘米、能量從160Kev到大約100Kev的磷(P31)，進(jìn)行N-阱的注入。N-阱的注入是在溫度為1125至1150℃、持續(xù)時(shí)間為6至12小時(shí)的高溫步驟的驅(qū)動(dòng)下完成的。然后，利用P-阱注入對(duì)N-阱36進(jìn)行反型摻雜。對(duì)于P-阱注入，采用能量為30Kev至180Kev的硼(B11)，典型的摻雜劑量是1.5×1013至2.5×1013原子每平方厘米。
然后，在1125至1150℃下，對(duì)N-阱36和P-阱34激勵(lì)6至10小時(shí)。這使阱達(dá)到期望的摻雜濃度和深度。
在完成阱之后，執(zhí)行標(biāo)準(zhǔn)的制作邏輯線路場(chǎng)氧化物和制作溝道停止層的步驟。調(diào)整場(chǎng)氧化物50和注入劑量，以便實(shí)現(xiàn)7至14伏特的場(chǎng)閾值，該值是由用于編程和擦除的Vpp值和邏輯線路工藝能力決定的。在完成場(chǎng)氧化物和溝道停止層之后，利用離子注入制成N+擴(kuò)散區(qū)25和27，例如能量為30-60Kev、劑量為1.2×1014至2.5×1014原子每平方厘米的磷注入。然后，在925至1000℃下進(jìn)行退火循環(huán)15至35分鐘。
在制成N+擴(kuò)散區(qū)25和27之后，制作柵極氧化物40和溝道氧化物42。例如，在晶片上干法生長(zhǎng)70至90A的氧化物，接著是光刻膠掩膜步驟。光刻膠涂敷在除溝道氧化物42區(qū)域、N溝道區(qū)的周?chē)鷧^(qū)域和P溝道區(qū)的周?chē)鷧^(qū)域之外的所有區(qū)域上。然后，在沒(méi)有涂敷光刻膠的所有區(qū)域進(jìn)行N和P溝道閾值調(diào)整注入。緩沖氧化物刻蝕(BOE)用于刻蝕沒(méi)有涂敷光刻膠的區(qū)域中的氧化物。在除去光刻膠之后，例如在900℃、具有部分氧的氣氛中，干法生長(zhǎng)氧化物到85至100埃厚，接著是975至1050℃的退火。這將制成典型厚度為120至150埃的柵極氧化物40，和厚度85至100埃的溝道氧化物42。
然后，在生長(zhǎng)完氧化物40之后，利用多晶硅、硅化物或金屬制作浮柵22。采用標(biāo)準(zhǔn)的柵極圖形化，之后是源極/漏極注入步驟。這一次序制成兩個(gè)電容和兩個(gè)晶體管。溝道氧化物42夾在兩個(gè)電極，N+擴(kuò)散區(qū)25和浮柵22之間。這制成了隧穿電容18。夾在浮柵22和N+擴(kuò)散區(qū)27之間的柵極氧化物40形成耦合電容14。夾在浮柵和溝道區(qū)47之間的柵極氧化物40形成讀出晶體管12。選擇晶體管16由柵極氧化物40和選擇柵極33制成。
制成這些電容和晶體管結(jié)構(gòu)之后，處理觸點(diǎn)和互連層的后續(xù)工藝與標(biāo)準(zhǔn)的邏輯線路后端工藝相同。
盡管在前述說(shuō)明中給出了一些參數(shù)和值，本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，這些參數(shù)和值只是用于示例。例如，通過(guò)反轉(zhuǎn)摻雜pn結(jié)的導(dǎo)電類(lèi)型和偏置極性，可以實(shí)現(xiàn)利用襯底熱電子注入的單元結(jié)構(gòu)。期望附屬權(quán)利要求覆蓋屬于本發(fā)明真實(shí)宗旨和范圍的所有修正和變化。
權(quán)利要求
1.可電擦除和可電編程的只讀存儲(chǔ)器，包括具有浮柵、溝道、源極和漏極的讀出單元；和為了對(duì)浮柵進(jìn)行編程而通過(guò)襯底熱載流子注入效應(yīng)經(jīng)溝道向浮柵提供電子的雙極型晶體管，該雙極型晶體管的集電極還是讀出單元的溝道下面的偏置耗盡區(qū)。
2.權(quán)利要求1的存儲(chǔ)器，其中浮柵是讀出單元的唯一柵極。
3.權(quán)利要求2的存儲(chǔ)器包括選擇晶體管。
4.權(quán)利要求3的存儲(chǔ)器，其中選擇晶體管和讀出晶體管共享一個(gè)共用pn結(jié)。
5.權(quán)利要求1的存儲(chǔ)器，其中浮柵界定了讀出晶體管和一對(duì)電容。
6.權(quán)利要求5的存儲(chǔ)器，其中浮柵還在一對(duì)摻雜區(qū)上延伸，并形成了耦合電容和溝道電容。
7.權(quán)利要求1的存儲(chǔ)器，其中雙極型晶體管的發(fā)射極在編程過(guò)程中是正向偏置的。
8.非易失性存儲(chǔ)器，包括第一導(dǎo)電類(lèi)型的半導(dǎo)體層；所述半導(dǎo)體層中的第一阱，第一阱是與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型，第一阱是偏置電壓等于或高于Vss的N-阱；嵌在第一阱中、第一導(dǎo)電類(lèi)型的第二阱，它是反向偏置的P-阱；制作在第二阱中的存儲(chǔ)器單元，單元包括浮柵、源極和漏極，源極和漏極是第二導(dǎo)電類(lèi)型。
9.權(quán)利要求8的存儲(chǔ)器，其中浮柵是單元的唯一柵極。
10.權(quán)利要求9的存儲(chǔ)器，其中浮柵延伸過(guò)一對(duì)第二導(dǎo)電類(lèi)型的區(qū)域，形成一對(duì)電容，一個(gè)電容確定了單元的擦除通路，另一個(gè)電容為讀單元提供電壓。
11.存儲(chǔ)器單元，包括具有N-阱的半導(dǎo)體層；嵌在N-阱中的P-阱；和具有浮柵的讀出晶體管，和通過(guò)熱電子注入效應(yīng)向浮柵注入電子的雙極型晶體管。
12.權(quán)利要求11的單元，其中P-阱是反向偏置的。
13.權(quán)利要求11的單元包括選擇晶體管、耦合電容和溝道電容。
14.權(quán)利要求13的單元，其中電容制作在位于半導(dǎo)體層中的N-型區(qū)上的浮柵的相對(duì)端。
15.權(quán)利要求11的單元，其中雙極型晶體管的集電極對(duì)應(yīng)于讀出晶體管的溝道的偏置耗盡區(qū)。
16.權(quán)利要求11的單元，其中浮柵是單元的唯一柵極。
17.編程存儲(chǔ)器單元的方法，包括步驟關(guān)斷選擇晶體管；和利用襯底熱載流子注入效應(yīng)使載流子注入到浮柵中。
18.權(quán)利要求17的方法，包括在P-阱中制作選擇晶體管，并反向偏置P-阱的步驟。
19.權(quán)利要求17的方法，其中選擇晶體管的漏極電壓至少近似于電源電壓。
20.權(quán)利要求17的方法，其中載流子是電子。
21.權(quán)利要求17的方法，包括在不使用疊蓋控制柵極的條件下操作浮柵的步驟。
22.權(quán)利要求21的方法，包括利用由浮柵制作的電容控制單元運(yùn)行的步驟。
23.對(duì)具有溝道的存儲(chǔ)器單元進(jìn)行編程的方法，包括步驟利用雙極型晶體管產(chǎn)生襯底電子；和利用襯底熱電子注入效應(yīng)經(jīng)溝道向存儲(chǔ)器單元的浮柵注入電子。
24.權(quán)利要求23的方法，其中單元制作在嵌在N-阱中的P-阱中，方法包括反向偏置P-阱的步驟。
25.權(quán)利要求23的方法包括關(guān)斷選擇晶體管的步驟。
26.權(quán)利要求25的方法包括在不使用疊蓋控制柵極的條件下控制浮柵運(yùn)行的步驟。
27.權(quán)利要求26的方法，其中浮柵和下面的擴(kuò)散區(qū)形成電容，方法包括利用所述電容控制浮柵的步驟。
28.權(quán)利要求23的方法，包括正向偏置用于為襯底熱電子注入而提供電子源的雙極型晶體管的發(fā)射極。
29.制作存儲(chǔ)器單元的方法，包括步驟在襯底中的溝道上制作浮柵；在浮柵下面與溝道隔離開(kāi)的襯底中制作擴(kuò)散區(qū)，并在浮柵下面延伸；為單元制作基本上垂直于浮柵的長(zhǎng)度方向進(jìn)行配置的源極和漏極。
30.權(quán)利要求29的方法，包括制作一對(duì)與浮柵的端部相連的電容的步驟。
31.權(quán)利要求30的方法，包括制作具有與單元的源極共用的pn結(jié)的選擇晶體管的步驟。
32.權(quán)利要求31的方法，包括在不在浮柵上面提供控制柵的條件下制作單元的步驟。
33.權(quán)利要求29的方法，包括在嵌在N-阱中的P-阱內(nèi)制作所述單元的步驟。
34.權(quán)利要求33的方法，包括為P-阱提供反向偏置的步驟。
35.權(quán)利要求29的方法，包括在所述單元的一側(cè)制作場(chǎng)氧化物區(qū)的步驟。
36.權(quán)利要求35的方法，包括制作在場(chǎng)氧化物區(qū)下面延伸的橫向雙極型晶體管的步驟。
37.權(quán)利要求36的方法，包括為了編程而正向偏置雙極型晶體管的發(fā)射極的步驟。
38.非易失性存儲(chǔ)器，包括具有浮柵的讀出晶體管；制作在浮柵一端的耦合電容；耦合電容用于控制浮柵上的電壓，浮柵獨(dú)立于疊蓋于其上的控制柵極；和制作在浮柵另一端的隧穿電容，隧穿電容為電子從浮柵移出提供通路，并且為了提供注入到浮柵中的電子而起部分電子泵浦的作用，隧穿電容包括構(gòu)成橫向雙極型晶體管的發(fā)射極的pn結(jié)和位于浮柵下面、用作所述橫向雙極型晶體管的集電極的讀出晶體管溝道偏置耗盡區(qū)。
39.權(quán)利要求38的存儲(chǔ)器，包括與讀出晶體管公用一個(gè)pn結(jié)的選擇晶體管。
40.權(quán)利要求39的存儲(chǔ)器，其中讀出晶體管具有第一導(dǎo)電類(lèi)型的源極和漏極，讀出晶體管制作在第二導(dǎo)電類(lèi)型的第一阱中，第一阱制作在第一導(dǎo)電類(lèi)型的第二阱中。
41.權(quán)利要求40的存儲(chǔ)器，其中第一導(dǎo)電類(lèi)型是N-型，第二導(dǎo)電類(lèi)型是P-型，第一阱反向偏置，第二阱正向偏置。
42.權(quán)利要求38的存儲(chǔ)器，其中隧穿電容pn結(jié)為編程而正向偏置。
全文摘要
一種非易失性存儲(chǔ)器單元形成在嵌入的P－阱中,不需要任何迭置的控制柵。結(jié)果可以用常規(guī)邏輯線路工藝形成非易失性存儲(chǔ)器單元。通過(guò)使用襯底熱電子注入效應(yīng)和其發(fā)射極用作電荷注入器的橫向雙極晶體管,編程效率提高了,并使編程電壓和電流與其他器件中較高的電壓和電流相比降低了。
文檔編號(hào)H01L27/115GK1252155SQ98804054
公開(kāi)日2000年5月3日 申請(qǐng)日期1998年4月6日 優(yōu)先權(quán)日1997年4月11日
發(fā)明者T·W·王 申請(qǐng)人:硅芯片公司