專利名稱：平坦的金屬層間介電層或內層介電層的制造方法
技術領域：
本發(fā)明涉及一種半導體的制造方法，特別是涉及一種平坦的金屬層間介電層或內層介電層的制造方法。
在半導體制造過程中，在兩導電層結構之間通常以氧化物做為隔離絕緣體，導電層結構例如是內連線(Interconnects)、控制柵(Control Gates)、浮置柵(Floating Gates)或介層插塞。而氧化物通常做為金屬層間介電絕緣體(Intermetal Dielectrics，IMD)或內層絕緣體(Interlayer Dielectrics，ILD)。
對于后繼的工藝步驟而言，具有均勻平坦的IMD或ILD是非常重要的?，F(xiàn)有的一種用于IMD或ILD平坦化的方法為化學機械研磨法(Chemical-Mechanical Polishing，CMP)。然而，CMP會使殘留的IMD或LMD的厚度具有上下200nm的變化范圍，而經(jīng)CMP工藝后，IMD或ILD的變化范圍會使后續(xù)工藝中產(chǎn)生許多困難，例如在IMD或ILD中形成介層窗時，必須經(jīng)過過蝕刻(Overetching)才能實現(xiàn)，但由于過蝕刻會使得在下層金屬內連線上的部分抗反射涂層(Antireflection Coatings，ARC)被蝕刻穿透，而導致高的介層插塞電阻或其他相關的問題。另外，對于無邊界介層窗(Borderless Vias)而言，過蝕刻會導致形成未接著介層窗(Unlanded Vias)，造成后續(xù)沉積阻擋金屬的困難。
所以，需要一種新的制造方法，以制造平坦的金屬層間介電層以及內層介電層。
因此本發(fā)明的目的，就是在于提供一種在基底上的下層金屬內連線結構上方形成金屬層間介電層或內層介電層的制造方法，以解決現(xiàn)有技術中在進行IMD或ILD的平坦化步驟時，因CMP工藝使得IMD或ILD的表面具有200nm的高低差，造成后續(xù)進行形成介層窗工藝時，因過蝕刻而導致抗反射涂層被蝕刻穿透，形成較高的介層窗插塞電阻以及其他許多相關的問題。
為實現(xiàn)本發(fā)明的目的，提供一種平坦的金屬層間介電層或內層介電層的制造方法，其步驟包括在基底上形成一層金屬層，接著在金屬層上形成一抗反射涂層，并在抗反射涂布上形成一硬掩模。對硬掩模、抗反射涂層以及金屬層構圖，以形成金屬內連線結構。在金屬內連線結構上方形成一層第一介電層，接著在此第一介電層上進行化學機械研磨步驟，直到裸露出硬掩模層。繼之，在第一介電層與硬掩模上形成一層第二介電層。
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖作詳細說明。附圖中

圖1至圖5顯示根據(jù)本發(fā)明的優(yōu)選實施例的一種平坦的金屬層間介電層或內層介電層的制造方法的流程剖面圖；圖6顯示現(xiàn)有技術的介電層經(jīng)平坦化后的剖面圖；以及圖7顯示現(xiàn)有技術的介電層經(jīng)蝕刻工藝裸露出金屬線的剖面圖。
圖1至圖5所示，為根據(jù)本發(fā)明一優(yōu)選實施例的一種平坦的金屬層間介電層或內層介電層的制造方法。
請參照圖1，首先提供一基底107，接著在基底107上形成一層金屬層101。雖然傳統(tǒng)上用于金屬內連線結構的金屬有很多種，但在本發(fā)明中，金屬層101的優(yōu)選材質為鋁，而其厚度約為3000埃到10000埃之間。此金屬層101一般伴隨著蝕刻步驟，以形成用于連接不同元件或導通電路連接點的內連線結構。因此，在圖1中顯示金屬層101位于一基底上，此基底可以是硅基底或其他下層結構，例如是一層金屬層間介電層，或一層內層介電層。
接著，在金屬層101上形成Ti/TiN的抗反射涂層(Anti-reflection Coating，ARC)103。其中，ARC 103的優(yōu)選厚度約為Ti/TiN＝0～200/300～2000埃。接著，在ARC 103上形成一硬掩模105。此硬掩模105的優(yōu)選厚度約為50～2000埃左右，而其組成材質包括薄金屬材質，例如鎢、鈷、鉬、鉭、鈦、氮化鉭、硅化鎢、硅化鈦、鎢化鈦，或精選的介電材質，例如氮化硅或氧化硅等材質。
繼之，請參照圖2，依照所欲形成的金屬內連線圖形，將具有金屬層101、ARC 103以及硬掩模105的層疊結構構圖并蝕刻，且蝕刻直到裸露出基底107。顯而易見的，有許多蝕刻方法常用于蝕刻穿透硬掩模105、ARC 103以及金屬層101，其中優(yōu)選的蝕刻方法為各向異性蝕刻(AnisotropicEtch)，例如以反應性離子進行蝕刻。因此，本發(fā)明中所使用的限定圖形方法以及蝕刻步驟，可以利用現(xiàn)有技術的光刻工藝以及反應性離子蝕刻工藝。必須注意的是，在圖2中所顯示的蝕刻圖案僅為一代表圖案。
接著參照圖2，在基底107上以及之前所蝕刻形成的金屬內連線結構上方，形成一層第一介電層109，且此第一介電層109填滿金屬內連線結構之間的縫隙。其中，第一介電層109的材質優(yōu)選的為縫隙填補介電材質，例如旋涂式玻璃(Spin-On-Glass，SOG)、高密度等離子(HDP)氧化物、次壓化學氣相沉積(SACVD)的氧化物、含氟氧化物或低介電常數(shù)材質。而第一介電層109的優(yōu)選厚度約為3000～10000埃之間。值得注意的是，由于金屬內連線結構造成的非均勻性，致使第一介電層109并不具有一平坦的表面。
接著請參照圖3，以硬掩模105為研磨終點，進行化學機械研磨(Chemical-Mechanical Polishing，CMP)步驟，除去位于硬掩模105上的部分第一介電層109。就所熟知的化學機械研磨技術來說，化學機械研磨工藝中的困難之一，就是決定化學機械研磨的研磨終點。由于使用硬掩模105為研磨終點，因此在化學機械研磨工藝中控制研磨終點就比較容易，再者，在化學機械研磨工藝中所造成的厚度變化量也減少。
請參照圖4，在第一介電層109以及硬掩模105上形成一層第二介電層111。第二介電層111的優(yōu)選材質包括旋涂式玻璃、高密度等離子氧化物、次壓化學氣相沉積的氧化物、含氟氧化物或低介電常數(shù)材質。且第二介電層111的厚度可視制造需要而決定，而其優(yōu)選的厚度約為3000～12000埃之間。由于利用兩相疊的介電層，因此覆蓋在上層的第二介電層111可以隨制造需要任意形成所需的厚度。此外，由于第二介電層111的下層具有平坦的表面，因此，第二介電層111具有十分平整的表面。
最后請參照圖5，以硬掩模105為蝕刻終點，限定并蝕刻穿透第二介電層111，以形成介層窗(在圖5中未標示出)。
本發(fā)明可以使TiN層103的厚度縮減至最小，為達到此效果，必須注意化學機械研磨平坦化方法提供約介于±200nm之間的相對厚度變化。請參照圖6，圖中所示為現(xiàn)有技術的一種介電層覆蓋于金屬線上的剖面圖。其中，介于兩金屬線表面與介電層表面之間的厚度為d1與d2，而其二者之差值約為0.4μm。在后續(xù)進行介電層蝕刻時(請參照圖7)，其中一金屬線上方的TiN層會比另一金屬線上方的TiN層較快裸露出來，因此，蝕刻步驟將會繼續(xù)進行TiN層的蝕刻。為了保護TiN層不會被完全蝕刻掉，所以將TiN層制作成厚度較大以補償因介電層厚度不均勻造成TiN層過蝕刻的結果。然而在本發(fā)明中，由于使用一層硬掩模，因此可以控制TiN層的厚度較薄。
雖然本發(fā)明已結合一優(yōu)選實施例揭露如上，但是其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明的精神和范圍內，可作出各種更動與潤飾，因此本發(fā)明的保護范圍應當由后附權利要求界定。
權利要求
1.一種在一基底上的一下層金屬內連線結構上方形成金屬層間介電層或內層介電層的方法，其包括在該基底上形成一金屬層；在該金屬層上形成一抗反射涂層；在該抗反射涂層上形成一硬掩模；對該金屬層、該抗反射涂層以及該硬掩模構圖，以形成該金屬內連線結構；在該金屬內連線結構上方形成一第一介電層；在該第一介電層上進行一化學機械研磨步驟，直到裸露出該硬掩模；以及在該第一介電層以及該硬掩模上形成一第二介電層。
2.如權利要求1所述的方法，其中形成該第二介電層之后還包括以硬掩模為蝕刻終點，在該第二介電層上進行蝕刻介層窗的步驟。
3.如權利要求1所述的方法，其中該硬掩模的材質由鎢、鈷、鉬、鉭、鈦、氮化鉭、硅化鎢、硅化鈦、鎢化鈦、氮化硅或氧化硅材質中選擇使用。
4.如權利要求1所述的方法，其中該第一介電層與該第二介電層的材質由旋涂式玻璃、高密度等離子氧化物、次壓化學氣相沉積的氧化物、含氟氧化物或低介電常數(shù)材質中選擇使用。
5.如權利要求1所述的方法，其中該抗反射涂層的材質包括氮化鈦。
全文摘要
一種在一基底上的一下層金屬內連線結構上方形成金屬層間介電層或內層介電層的方法包括:在該基底上形成一金屬層;在金屬層上形成一抗反射涂層;在抗反射涂層上形成一硬掩模;對金屬層、抗反射涂層以及硬掩模構圖,以形成該金屬內連線結構;在該金屬內連線結構上方形成一第一介電層;在該第一介電層上進行一化學機械研磨步驟,直到裸露出該硬掩模;以及在該第一介電層以及該硬掩模上形成一第二介電層。
文檔編號H01L21/31GK1248059SQ98121448
公開日2000年3月22日 申請日期1998年10月30日 優(yōu)先權日1998年9月17日
發(fā)明者林慶福 申請人:世大積體電路股份有限公司