專利名稱：存儲(chǔ)單元陣列的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)單元陣列(Memory Cell Array)的制造方法，特別是涉及一種具有埋藏位線(Buried Bit Line)的存儲(chǔ)單元陣列的制造方法。此埋藏的位線可以自動(dòng)對(duì)準(zhǔn)(Self-Aligned)存儲(chǔ)單元陣列中的轉(zhuǎn)移晶體管(TransferTransistor)，且不會(huì)占據(jù)額外的空間，可以應(yīng)用于制造高密度(High Density)的存儲(chǔ)單元陣列。
提高元件的效能(Performance)和減低制作工藝花費(fèi)是半導(dǎo)體制作工藝的發(fā)展方向。這些目標(biāo)已在亞微米(Sub-Micron)或是微小型化(Micro-Miniaturization)的制作工藝中成功地達(dá)到。如果需要往更小規(guī)模(Features)的制作工藝發(fā)展，元件中的電容品質(zhì)會(huì)被破壞，且電阻效應(yīng)會(huì)變得明顯，使得元件的效能降低。且由于規(guī)模的減小，晶片(Chip)的尺寸也會(huì)變小，使得集成度增加而個(gè)別晶片的制作成本會(huì)降低。
規(guī)模的減小的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory；DRAM)元件的制作工藝中非常重要。一個(gè)DRAM存儲(chǔ)單元中，通常都具有堆疊電容(Stacked Capacitor)的結(jié)構(gòu)，而堆疊電容的位置是在轉(zhuǎn)移晶體管的源極(Source)或漏極(Drain)區(qū)之上。至于DRAM存儲(chǔ)單元中的位線則包括一金屬線，沿著一絕緣層延伸出去，絕緣層會(huì)透過(guò)一接觸窗(Contact Hole)與源極或漏極區(qū)相通?，F(xiàn)有的一種縮小DRAM存儲(chǔ)單元中位線面積的方法，是利用埋藏的位線的觀念，例如美國(guó)專利5250457和5364808，都會(huì)提出一種在轉(zhuǎn)移晶體管制造埋藏的位線的方法。然而上述這些發(fā)明中的埋藏位線會(huì)使得硅基底上的位線連接(Bit Line Coupling)增加，如果靠源極/漏極區(qū)與硅基底絕緣，則不可以有缺陷(Defect)，且制造上其成品率(Yield)難控制。
有鑒于此，本發(fā)明的主要目的是提出一種存儲(chǔ)單元陣列的制造方法，且特別是有關(guān)于一種具有埋藏的位線的存儲(chǔ)單元陣列的制造方法。將位線埋藏于絕緣氧化層中，或在淺渠溝(Shallow Trench)中，或也可在場(chǎng)氧化層(FieldOxide Region)之中。因此位線不會(huì)占據(jù)額外的空間，可以提高元件的密度，且位線連接減少，與硅基底之間靠場(chǎng)氧化層可自動(dòng)絕緣隔離。
為達(dá)到上述目的，本發(fā)明提出一種存儲(chǔ)單元陣列的制造方法，其步驟至少包括在一半導(dǎo)體基底上形成多個(gè)梁溝。然后沉積一第一絕緣層，用以填滿多個(gè)渠溝，形成多個(gè)絕緣塞。在半導(dǎo)體基底上沉積一第二絕緣層，在其上形成一第一開口，露出半導(dǎo)體基底，以及露出多個(gè)絕緣塞中的一絕緣塞的角落。然后蝕刻絕緣塞角落，形成一凹槽，在凹槽中沉積一摻雜的第一多晶硅層。之后再沉積一導(dǎo)電層，用以填滿凹槽，再進(jìn)行凹陷步驟，形成一導(dǎo)電塞。在導(dǎo)電塞上及周緣形成一第三絕緣層，形成一埋藏的位線。在半導(dǎo)體基底上形成一轉(zhuǎn)移晶體管，包括一柵極與源極/漏極區(qū)。進(jìn)行一回火步驟，使得源極/漏極區(qū)和摻雜的第一多晶硅層中的雜質(zhì)會(huì)擴(kuò)散而相接觸。在上述各層上沉積一第四絕緣層，并在其上形成一第二開口，露出源極/漏極區(qū)。在第二開口周緣形成一第二多晶硅層，用以填滿第二開口，形成一下電極，在下電極上形成一介電層，以及在介電層上沉積一第三多晶硅層，用以形成一上電極。于是下電極、介電層和上電極形成一堆疊電容的結(jié)構(gòu)。
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，特舉一優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說(shuō)明。附圖中

圖1繪示的為根據(jù)本發(fā)明的一優(yōu)選實(shí)施例，一種存儲(chǔ)單元陣列的上視示意圖；圖2至圖7a繪示的為根據(jù)本發(fā)明的一優(yōu)選實(shí)施例，一種存儲(chǔ)單元陣列制造步驟沿圖1AA′線的剖面示意圖；圖7b繪示的為根據(jù)本發(fā)明的一優(yōu)選實(shí)施例，一種存儲(chǔ)單元陣列制造步驟沿圖1BB′線的剖面示意圖；以及圖8和圖9繪示的為根據(jù)本發(fā)明的一優(yōu)選實(shí)施例，一種存儲(chǔ)單元陣列中堆疊電容制造步驟的剖面示意圖。
本發(fā)明提出一種存儲(chǔ)單元陣列的制造方法，其中有一堆疊電容的結(jié)構(gòu)覆蓋在一埋藏的位線之上。埋藏的位線可以在場(chǎng)氧化層中，也可以在絕緣的淺渠溝之中，或在其他的絕緣氧化層中，這樣可以解決現(xiàn)有位線占據(jù)空間太大的問(wèn)題。此外，這種埋藏的位線結(jié)構(gòu)具有自動(dòng)對(duì)準(zhǔn)鄰近轉(zhuǎn)移晶體管中源極/漏極區(qū)的功能，藉由位線以及源極/漏極區(qū)中雜質(zhì)的向外擴(kuò)散作用(Outdiffusion)，可以自然地將轉(zhuǎn)移晶體管中的源極/漏極區(qū)和埋藏的位線連接在一起。
首先，請(qǐng)參照?qǐng)D1，其所繪示的為根據(jù)本發(fā)明的一優(yōu)選實(shí)施例，一種存儲(chǔ)單元陣列的上視示意圖。多個(gè)淺渠溝12，其中已填滿絕緣材料，用以做絕緣隔離之用。在多個(gè)淺渠溝12的周圍分布有半導(dǎo)體基底10暴露出來(lái)的區(qū)域。一埋藏的位線17，在圖1中用虛線表示，其延伸于多個(gè)淺渠構(gòu)12的表面下，與埋藏的位線17垂直的為多晶硅柵極13，其橫切過(guò)半導(dǎo)體基底10。此外，一開口14，用以做介層窗，可以在此處形成一堆疊電容15。
接著，請(qǐng)參照?qǐng)D2，其所繪示的為根據(jù)本發(fā)明的一優(yōu)選實(shí)施例，一種存儲(chǔ)單元陣列制造步驟沿圖1AA′線的剖面示意圖。提供一半導(dǎo)體基底10，沿著單晶硅的晶面100切割，并在其上形成一薄的氧化層(未顯示)。然后在半導(dǎo)體基底10上，利用各向異性(Anisotropic)反應(yīng)性離子蝕刻法(Reactive IonEtch；RIE)，以氯氣(Cl2)為蝕刻劑(Etchant)，形成多個(gè)渠溝12。多個(gè)渠溝12的深度約在4000埃到約6000埃之間，且根據(jù)元件設(shè)計(jì)原理(DesignRules)，每個(gè)渠溝12都有適當(dāng)?shù)膶挾扰c間隔距離。接著，利用低壓化學(xué)氣相沉積法(Low Pressure Chemical Vapor Deposition；LPCVD)，或等離子增強(qiáng)化學(xué)氣相沉積法(Plasma Enhanced Chemical Vapor Deposition；PECVD)，在溫度約300℃到約700℃之間，在半導(dǎo)體基底10上沉積一第一絕緣層21a，例如硅的氧化物，用以填滿多個(gè)渠溝12，且第一絕緣層21a的厚度約為多個(gè)渠溝12寬度的三分之二。然后，利用化學(xué)機(jī)械研磨法(Chemical MechanicalPolishing；CMP)，或各向異性反應(yīng)性離子蝕刻法，以三氟甲烷(CHF3)為蝕刻劑，蝕刻去除多個(gè)渠溝12外多余的第一絕緣層21a，形成多個(gè)絕緣塞21。
接著，請(qǐng)參照?qǐng)D3，利用低壓化學(xué)氣相沉積法、等離子增強(qiáng)化學(xué)氣相沉積法、或熱氧化法(Thermal Oxidation)，形成一第二絕緣層31，其厚度約在500埃到約1000埃之間。然后，在第二絕緣層31上涂布一已限定圖案的光致抗蝕劑層32。以光致抗蝕劑層32為掩模，利用各向異性反應(yīng)性離子蝕刻法，三氟甲烷為蝕刻劑，在第二絕緣層31上形成一開口33，露出部分半導(dǎo)體基底10，以及露出多個(gè)絕緣塞21中的一絕緣塞21的角落(Corner)。再繼續(xù)蝕刻絕緣塞21，在渠溝12中形成一凹槽34，凹槽34的深度約為2500埃到約3500埃之間。然后去除光致抗蝕劑層32。
接著，請(qǐng)參照?qǐng)D4，在上述各層上沉積一薄的第一多晶硅層41，且在此第一多晶硅層41摻入砷(Arsine)或磷化氫(Phosphine)等雜質(zhì)。其方法是在溫度約550℃到約650℃之間，以硅甲烷(Silane)為反應(yīng)氣體，同時(shí)摻雜砷、磷離子，利用低壓化學(xué)氣相沉積法而形成。此摻雜的第一多晶硅層41的厚度約在250埃到約350埃之間。然后，在溫度約600℃到約800℃之間，以六氟化鎢(Tungsten Hexafluoride)為反應(yīng)氣體，利用低壓化學(xué)氣相沉積法，在第一多晶硅層41上沉積一導(dǎo)電層42，且其厚度約在1500埃到約2500埃之間。若導(dǎo)電層42的材料為鎢，則在形成導(dǎo)電層42之前，會(huì)先沉積一薄的氮化鈦層(Titanium Nitride)作為阻擋層(Barrier Layer)(未顯示)，用以防止第一多晶硅層41受到破壞。而導(dǎo)電層42的材料也可以為鎢的硅化物(Tungsten Silicide)，其方法是以六氟化鎢和硅甲烷為反應(yīng)氣體，利用低壓化學(xué)氣相沉積法而形成。
接著，請(qǐng)參照?qǐng)D5，在上述各層上進(jìn)行回蝕刻(Etch Back)的步驟，利用各向異性反應(yīng)性離子蝕刻法，以氯氣為蝕刻劑，蝕刻第一多晶硅層41和導(dǎo)電層42，留下在凹槽34中的部分，再繼續(xù)進(jìn)行蝕刻凹陷步驟(Recess)至半導(dǎo)體基底10的表面下約1000埃到約2000埃之間，形成一導(dǎo)電塞51。導(dǎo)電塞51的厚度約在1500埃到約2500埃之間，且導(dǎo)電塞51的位置在絕緣塞21的角落。
接著，請(qǐng)參照?qǐng)D6，去除第二絕緣層31，在半導(dǎo)體基底10上，在溫度約300℃到約700℃之間，利用低壓化學(xué)氣相沉積法或是等離子增強(qiáng)化學(xué)氣相沉積法，沉積一第三絕緣層61，其厚度約在2000埃到約3000埃之間。然后在第三絕緣層61進(jìn)行干蝕刻(Dry Etching)步驟，以三氟甲烷為蝕刻劑，留下在導(dǎo)電塞51上及周緣的第三絕緣層61，于是導(dǎo)電塞51成為一埋藏的位線。
接著，請(qǐng)先參照?qǐng)D7b，其所繪示的為根據(jù)本發(fā)明的一優(yōu)選實(shí)施例，一種存儲(chǔ)單元陣列制造步驟沿圖1BB′線的剖面示意圖。首先，在半導(dǎo)體基底10上，在溫度約850℃到約950℃之間，利用熱氧化法，成長(zhǎng)一薄的柵極絕緣層71(Gate Insulator Layer)，例如二氧化硅，柵極絕緣層71厚度約在50埃到約200埃之間。然后，在溫度約550℃到約650℃之間，利用低壓化學(xué)氣相沉積法，在柵極絕緣層71上形成一柵極13，例如多晶硅層，柵極13的厚度約在2000埃到約4000埃之間。接著，在柵極13上進(jìn)行離子植入(IonImplantation)，注入N型離子，例如砷離子或磷離子，其能量約在25KeV到約100KeV之間，劑量約在1×1014原子/平方厘米到約1×1016原子/平方厘米之間。也可以在混合N型離子，例如砷離子或磷離子，以及充滿硅甲烷氣體的環(huán)境下，進(jìn)行環(huán)境摻雜步驟(Situ Doping Procedure)。柵極13通常用以做字線(Word Line)，與上述所形成的埋藏的位線17呈垂直排列(如圖1所示)。然后，再進(jìn)行離子植入法，在柵極13旁的半導(dǎo)體基底10上植入N型離子，例如砷離子或磷離子，形成一輕摻雜的源極/漏極區(qū)74，其能量約在30KeV到約75KeV之間，劑量約在1×1012原子/平方厘米到約1×1014原子/平方厘米之間。接著，在柵極13上，在溫度約300℃到約700℃之間，利用低壓化學(xué)氣相沉積法或是等離子增強(qiáng)化學(xué)氣相沉積法，沉積一厚度約1500埃到約3000埃之間的氧化層74a。然后，利用各向異性反應(yīng)性離子蝕刻法，以三氟甲烷為蝕刻劑，在柵極13旁側(cè)形成一間隙壁74。接著，再利用離子植入法，在柵極13旁的半導(dǎo)體基底10上植入N型離子，例如砷離子或磷離子，形成一重?fù)诫s的源極/漏極區(qū)75，其能量約在50KeV到約100KeV之間，劑量約在1×1014原子/平方厘米到約1×1016原子/平方厘米之間。
接著，請(qǐng)參照?qǐng)D7a，繪示的為根據(jù)本發(fā)明的一優(yōu)選實(shí)施例，一種存儲(chǔ)單元陣列制造步驟沿圖1AA′線的剖面示意圖。在半導(dǎo)體基底10已形成有輕摻雜的源極/漏極區(qū)73、重?fù)诫s的源極/漏極區(qū)75以及柵極絕緣層71，上述各層并沒有被第三絕緣層61所覆蓋。然后進(jìn)行一快速熱回火(Rapid ThermalAnneal)步驟，溫度約在950℃到約1050℃之間，進(jìn)行時(shí)間約在10秒到約60秒之間?？梢允沟弥?fù)饺镜脑礃O/漏極區(qū)75、輕摻雜的源極/漏極區(qū)73和摻雜的第一多晶硅層41的雜質(zhì)獲得能量，開始擴(kuò)散而彼此互相接觸。因此摻雜的第一多晶硅層41與重?fù)诫s的源極/漏極區(qū)75和輕摻雜的源極/漏極區(qū)73的位置會(huì)自動(dòng)對(duì)準(zhǔn)，也即可將埋藏的位線51與重?fù)诫s的源極/漏極區(qū)75和輕摻雜的源極/漏極區(qū)73的位置自動(dòng)對(duì)準(zhǔn)。這樣可以省略后續(xù)光刻制作工藝(Photolithography)的對(duì)準(zhǔn)步驟，而不必?fù)?dān)心光刻的曝光對(duì)準(zhǔn)不易控制。
接著，請(qǐng)參照?qǐng)D8，在上述各層上沉積一第四絕緣層81，在其上形成一第二開口14，露出輕摻雜的源極/漏極區(qū)73和重?fù)诫s的源極/漏極區(qū)75的表面。第二開口14的形成是利用各向異性反應(yīng)性離子蝕刻法，以三氟甲烷為蝕刻劑，且溫度約在300℃到約500℃之間。然后，在溫度約550℃到約650℃之間，利用低壓化學(xué)氣相沉積法，在第二開口14周緣形成一第二多晶硅層83a，其厚度約在5000埃到約8000埃之間。第二多晶硅層83a用以填滿第二開口14，并在其上進(jìn)行離子注入步驟，注入N型離子，例如砷離子或磷離子，其能量約在25KeV到約75KeV之間，劑量約在1×1016原子/平方厘米到約5×1016原子/平方厘米之間?；蛟诔錆M硅甲烷氣體以及混合N型離子，例如砷離子或磷離子的環(huán)境下，進(jìn)行環(huán)境摻雜步驟。然后利用光刻和各向異性反應(yīng)性離子蝕刻法，以氯氣為蝕刻劑，對(duì)第二多晶硅層83a構(gòu)圖，用以形成一存儲(chǔ)下電極83。
接著，請(qǐng)參照?qǐng)D9，在存儲(chǔ)下電極83上形成一介電層91，用以做絕緣之用。介電層91可利用濺射法(Sputtering)而形成，用高介電常數(shù)(HihgDielectric Constant)的材料，例如鉭的氧化物，優(yōu)選的是五氧化二鉭(Ta2O5)，其厚度約200埃到約300埃之間。而介電層91也可利用沉積法形成厚度約在40埃到約80埃之間的一個(gè)氧化硅/氮化硅/氧化硅層(Oxidized/SiliconNitride/Silicon Oxide；ONO)，其方法為先加熱成長(zhǎng)一厚度約在10埃到約50埃之間的氧化硅層，接著形成一厚度約在10埃到約20埃之間的氮化硅層，然后進(jìn)行熱氧化的步驟，在氮化硅層上形成一氧化硅層。接著，在介電層91上沉積一第三多晶硅層92a，其方法是在溫度約550℃到約650℃之間，利用低壓化學(xué)氣相沉積法而形成。第三多晶硅層92a的厚度約在2000埃到約3000埃之間。然后，在第三多晶硅層92a上摻雜離子，其方法是在充滿硅甲烷氣體以及混合磷化氫氣體的環(huán)境下，進(jìn)行環(huán)境摻雜步驟。然后利用光刻和各向異性反應(yīng)性離子蝕刻法，以氯氣為蝕刻劑，對(duì)第三多晶硅層92a構(gòu)圖，用以形成一上電極92。上述的存儲(chǔ)下電極83、介電層91以及上電極92構(gòu)成一堆疊電容15的結(jié)構(gòu)。
綜上所述，雖然已結(jié)合優(yōu)選實(shí)施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出各種更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)由后附的權(quán)利要求來(lái)限定。
權(quán)利要求
1.一種存儲(chǔ)單元陣列的制造方法，至少包括下列步驟(a)在一半導(dǎo)體基底上形成多個(gè)渠溝；(b)在該半導(dǎo)體基底上形成一第一絕緣層，用以填滿該多個(gè)渠溝；(c)去除在該半導(dǎo)體基底上的該第一絕緣層，留下填滿的該多個(gè)渠溝，形成多個(gè)絕緣塞；(d)在該半導(dǎo)體基底和該多個(gè)絕緣塞上，沉積一第二絕緣層；(e)在該第二絕緣層上形成一第一開口，露出部分該半導(dǎo)體基底，以及露出該多個(gè)絕緣塞中的一絕緣塞的角落；(f)去除該絕緣塞角落下的該第一絕緣層，形成一凹槽；(g)在該第二絕緣層、露出的部分該半導(dǎo)體基底和該凹槽上形成一摻雜的第一多晶硅層；(h)在該摻雜的第一多晶硅層上沉積一導(dǎo)電層，且該導(dǎo)電層填滿該凹槽；(i)去除該導(dǎo)電層、該摻雜的第一多晶硅層和部分的該半導(dǎo)體基底，留下在該凹槽中的該導(dǎo)電層和該摻雜的第一多晶硅層，形成一導(dǎo)電塞；(j)在該導(dǎo)電塞上進(jìn)行一蝕刻凹陷步驟，用以形成一位線；(k)在該導(dǎo)電塞上及周緣形成一第三絕緣層，用以埋藏該位線；(l)在該半導(dǎo)體基底上形成一柵極絕緣層，且在該柵極絕緣層上形成一柵極；(m)在該柵極旁的該半導(dǎo)體基底上形成一輕摻雜的源極/漏極區(qū)，且該輕摻雜的源極/漏極區(qū)分布于該第三絕緣層和該多個(gè)渠溝之間的區(qū)域；(n)在該柵極旁側(cè)形成一間隙壁；(o)在該間隙壁旁的該半導(dǎo)體基底上形成一重?fù)诫s的源極/漏極區(qū)，于是該輕摻雜的源極/漏極區(qū)、該重?fù)诫s的源極/漏極區(qū)與該柵極形成一轉(zhuǎn)移晶體管；(p)進(jìn)行一回火步驟，使得該重?fù)诫s的源極/漏極區(qū)、該輕摻雜的源極/漏極區(qū)和該摻雜的第一多晶硅層中的雜質(zhì)會(huì)擴(kuò)散而相接觸；(q)在上述各層上沉積一第四絕緣層；(r)在該第四絕緣層形成一第二開口，露出該輕摻雜的源極/漏極區(qū)與該重?fù)诫s的源極/漏極區(qū)的表面；(s)在該第二開口周緣形成一第二多晶硅層，用以填滿該第二開口，形成一下電極；(t)在該下電極上形成一介電層；以及(u)在該介電層上沉積一第三多晶硅層，用以形成一上電極，于是該下電極和該上電極形成一堆疊電容的結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其中步驟(a)該多個(gè)渠溝的形成方法為各向異性反應(yīng)性離子蝕刻法，蝕刻劑為氯氣。
3.如權(quán)利要求1所述的方法，其中該多個(gè)渠溝的深度均約在4000埃到約6000埃之間。
4.如權(quán)利要求1所述的方法，其中步驟(b)該第一絕緣層的形成方法為在溫度約300℃到約700℃之間，利用化學(xué)氣相沉積法而形成。
5.如權(quán)利要求1所述的方法，其中該第一絕緣層包括硅的氧化物。
6.如權(quán)利要求1所述的方法，其中該第一絕緣層的厚度約為該多個(gè)渠溝寬度的三分之二。
7.如權(quán)利要求1所述的方法，其中步驟(f)形成該凹槽的方法為各向異性反應(yīng)性離子蝕刻法，蝕刻劑為三氟甲烷。
8.如權(quán)利要求1所述的方法，其中該凹槽的深度約為2500埃到約3500埃之間。
9.如權(quán)利要求1所述的方法，其中步驟(g)該摻雜的第一多晶硅層的形成方法為在溫度約550℃到約650℃之間，以硅甲烷為反應(yīng)氣體，同時(shí)摻雜砷、磷離子，利用低壓化學(xué)氣相沉積法而形成。
10.如權(quán)利要求1所述的方法，其中該摻雜的第一多晶硅層的厚度約在250埃到約350埃之間。
11.如權(quán)利要求1所述的方法，其中步驟(h)該導(dǎo)電層的形成方法為在溫度約600℃到約800℃之間，以六氟化鎢為反應(yīng)氣體，利用低壓化學(xué)氣相沉積法而形成。
12.如權(quán)利要求11所述的方法，其中該導(dǎo)電層的材料包括鎢。
13.如權(quán)利要求11所述的方法，其中該導(dǎo)電層的厚度約在2500埃到約3500埃之間。
14.如權(quán)利要求1所述的方法，其中步驟(h)該導(dǎo)電層的形成方法為在溫度約600℃到約800℃之間，以六氟化鎢和硅甲烷反應(yīng)氣體，利用低壓化學(xué)氣相沉積法而形成。
15.如權(quán)利要求14所述的方法，其中該導(dǎo)電層的材料包括鎢的硅化物。
16.如權(quán)利要求14所述的方法，其中該導(dǎo)電層的厚度約在1500埃到約2500埃之間。
17.如權(quán)利要求1所述的方法，其中步驟(j)該蝕刻凹陷步驟是利用各向異性反應(yīng)性離子蝕刻法，蝕刻劑為氯氣，使得該導(dǎo)電塞的厚度約在1500埃到約2500埃之間，且形成的該位線約在該渠溝表面下約2000埃左右。
18.如權(quán)利要求1所述的方法，其中步驟(k)該第三絕緣層的形成方法為在溫度約300℃到約700℃之間，利用化學(xué)氣相沉積法而形成。
19.如權(quán)利要求1所述的方法，其中該第三絕緣層包括硅的氧化物。
20.如權(quán)利要求1所述的方法，其中該第三絕緣層的厚度約在1500埃到約2500埃之間。
21.如權(quán)利要求1所述的方法，其中該柵極絕緣層為硅的氧化物，其厚度約在50埃到約200埃之間，其形成方法為在溫度約850℃到約950℃之間，利用熱氧化法而形成。
22.如權(quán)利要求1所述的方法，其中步驟(m)該輕摻雜的源極/漏極區(qū)，植入N型離子，其能量約在30KeV到約75KeV之間，劑量約在1×1012原子/平方厘米到約1×1014原子/平方厘米之間。
23.如權(quán)利要求1所述的方法，其中步驟(o)該重?fù)诫s的源極/漏極區(qū)，植入N型離子，其能量約在50KeV到約100KeV之間，劑量約在1×1014原子/平方厘米到約1×1016原子/平方厘米之間。
24.如權(quán)利要求1所述的方法，其中步驟(p)的回火步驟溫度在約950℃到約1050℃之間，進(jìn)行時(shí)間約在10秒到約60秒之間。
25.如權(quán)利要求1所述的方法，其中步驟(t)的該介電層，其厚度約在40埃到約80埃之間，形成方法為先形成一厚度約在10埃到約50埃之間的氧化硅層，接著形成一厚度約在10埃到約20埃之間的氮化硅層，然后進(jìn)行熱氧化的步驟，在該氮化硅層上形成一氧化硅層。
26.如權(quán)利要求1所述的方法，其中步驟(t)的該介電層為鉭的氧化物，其厚度約200埃到約300埃之間，利用濺射法而形成。
27.一種存儲(chǔ)單元陣列的制造方法，至少包括下列步驟(a)在一半導(dǎo)體基底上形成多個(gè)渠溝，并沉積一第一絕緣層用以填滿該多個(gè)渠溝；(b)在該多個(gè)渠溝其中的一渠溝表面的角落形成一凹槽；(c)在該凹槽沉積一摻雜的多晶硅層；(d)在該摻雜的多晶硅層上沉積一導(dǎo)電層，且該導(dǎo)電層填滿該凹槽；(e)回蝕刻該導(dǎo)電層，在該凹槽中形成一導(dǎo)電塞，然后在該導(dǎo)電塞上進(jìn)行蝕刻凹陷步驟，蝕刻該半導(dǎo)體基底，用以形成一位線；(f)在該位線上及周緣形成一第二絕緣層，用以埋藏該位線；(g)在該半導(dǎo)體基底上形成一源極/漏極區(qū)，且該源極/漏極區(qū)分布于該多個(gè)渠溝之間的區(qū)域；以及(h)進(jìn)行回火步驟，摻雜的多晶硅層中的雜質(zhì)會(huì)擴(kuò)散而與源極/漏極區(qū)相接觸，使得該埋藏的位線會(huì)自動(dòng)對(duì)準(zhǔn)該源極/漏極區(qū)。
28.如權(quán)利要求27所述的方法，其中步驟(a)該多個(gè)渠溝的形成方法為各向異性反應(yīng)性離子蝕刻法，蝕刻劑為氯氣，而該多個(gè)渠溝的深度均約在4000埃到約6000埃之間。
29.如權(quán)利要求27所述的方法，其中步驟(a)的該第一絕緣層為硅的氧化物，形成方法為在溫度約300℃到約700℃之間，利用化學(xué)氣相沉積法而形成。
30.如權(quán)利要求27所述的方法，其中該第一絕緣層的厚度為該多個(gè)渠溝寬度的三分之二。
31.如權(quán)利要求27所述的方法，其中步驟(b)該凹槽的形成方法為各向異性反應(yīng)性離子蝕刻法，蝕刻劑為三氟甲烷。
32.如權(quán)利要求27所述的方法，其中該凹槽的深度約為2500埃到約3500埃之間。
33.如權(quán)利要求27所述的方法，其中步驟(c)該摻雜的多晶硅層的形成方法為在溫度約550℃到約650℃之間，以硅甲烷為反應(yīng)氣體，同時(shí)摻雜砷、磷離子，利用低壓化學(xué)氣相沉積法而形成，而該摻雜的多晶硅層的厚度約在250埃到約350埃之間。
34.如權(quán)利要求27所述的方法，其中步驟(d)該導(dǎo)電層的材料包括鎢，其形成方法為在溫度約600℃到約800℃之間，以六氟化鎢為反應(yīng)氣體，利用低壓化學(xué)氣相沉積法而形成，且該導(dǎo)電層的厚度約在2500埃到約3500埃之間。
35.如權(quán)利要求27所述的方法，其中步驟(d)該導(dǎo)電層的材料包括鎢，其形成方法為在溫度約600℃到約800℃之間，以六氟化鎢和硅甲烷反應(yīng)氣體， 利用低壓化學(xué)氣相沉積法而形成，且該導(dǎo)電層的厚度約在2500埃到約3500埃之間。
36.如權(quán)利要求27所述的方法，其中步驟(e)該位線的厚度約在1500埃到約2500埃之間。
37.如權(quán)利要求27所述的方法，其中步驟(e)該凹陷步驟為各向異性反應(yīng)性離子蝕刻法，利用氯氣為蝕刻劑，使得該位線約在該渠溝表面下約1000埃到約2000埃左右。
38.如權(quán)利要求27所述的方法，其中步驟(f)該第二絕緣層包括硅的氧化物，其形成方法為在溫度約300℃到約700℃之間，利用化學(xué)氣相沉積法而形成，且該第二絕緣層的厚度約在2000埃到約3000埃之間。
39.如權(quán)利要求27所述的方法，其中步驟(g)該源極/漏極區(qū)利用離子植入法而形成，植入能量約在50KeV到約100KeV之間，劑量約在1×1014原子/平方厘米到約1×1016原子/平方厘米之間的N型離子。
40.如權(quán)利要求27所述的方法，其中步驟(h)的回火步驟溫度約950℃到約1050℃之間，進(jìn)行時(shí)間約在10秒到約60秒之間。
全文摘要
一種存儲(chǔ)單元陣列的制造方法,其步驟包括在半導(dǎo)體基底上形成多個(gè)渠溝與一晶體管;沉積第一絕緣層,以填滿渠溝,形成多個(gè)絕緣塞;沉積第二絕緣層,在其上形成一開口,露出半導(dǎo)體基底,以及露出絕緣塞之一的角落;蝕刻該角落,形成一凹槽,在凹槽中沉積一摻雜的多晶硅層;沉積導(dǎo)電層,以填滿凹槽,再進(jìn)行蝕刻凹陷步驟,形成導(dǎo)電塞;在導(dǎo)電塞上及周緣形成第三絕緣層,以形成埋藏的位線;和進(jìn)行回火,使得源極/漏極區(qū)和摻雜的多晶硅層中的雜質(zhì)擴(kuò)散而相接觸。
文檔編號(hào)H01L27/108GK1230021SQ9810576
公開日1999年9月29日 申請(qǐng)日期1998年3月23日 優(yōu)先權(quán)日1998年3月23日
發(fā)明者宋建邁 申請(qǐng)人:世界先進(jìn)積體電路股份有限公司