專利名稱：陣列的單元布局相同且周邊電路對(duì)稱的半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件，特別涉及一種在多個(gè)存儲(chǔ)器單元陣列中具有相同布局的存儲(chǔ)單元以及多個(gè)存儲(chǔ)器單元陣列具有對(duì)稱布局的周邊電路的半導(dǎo)體存儲(chǔ)器件的布局。
半導(dǎo)體存儲(chǔ)器件是超大規(guī)模集成的一項(xiàng)典型例子。半導(dǎo)體的廠商已經(jīng)以每年1.6的比率提高存儲(chǔ)器的密度并通過(guò)縮減最小圖形寬度與增大半導(dǎo)體芯片尺寸提高了集成度。目前產(chǎn)生的最小圖形寬度已縮減到過(guò)去所產(chǎn)生的三分之二，而芯片尺寸則增大到過(guò)去半導(dǎo)體芯片的一倍半。
半導(dǎo)體存儲(chǔ)器件依據(jù)數(shù)據(jù)存儲(chǔ)、尋址系統(tǒng)、數(shù)據(jù)放大器、控制器以及輸入和輸出電路而開啟。由多個(gè)存儲(chǔ)器單元排成二維的矩陣，而且存儲(chǔ)器的容量正比于存儲(chǔ)器單元的數(shù)量。存儲(chǔ)器單元陣列占有半導(dǎo)體芯片上的最大面積，而為了增加存儲(chǔ)器的容量就必需縮小由每一存儲(chǔ)器單元所占據(jù)的地皮。為此，存儲(chǔ)器單元的設(shè)計(jì)使用最小的圖形寬度，并使圖形之間對(duì)準(zhǔn)的寬裕度縮減至最低。
當(dāng)以少量存儲(chǔ)器單元形成數(shù)據(jù)存儲(chǔ)時(shí)，它們排成單個(gè)陣列。以大量存儲(chǔ)器單元用作數(shù)據(jù)存儲(chǔ)，數(shù)據(jù)存儲(chǔ)就被分成多個(gè)陣列。由于確保了存取速度的提高，多個(gè)陣列的優(yōu)點(diǎn)勝過(guò)單個(gè)陣列。當(dāng)增加存儲(chǔ)器的容量時(shí)，與每條位線耦合的存儲(chǔ)單元的數(shù)量增加了，于是，位線被伸長(zhǎng)。而且，在壓縮最小設(shè)計(jì)標(biāo)準(zhǔn)的情況下，使位線更窄。結(jié)果使沿位線傳送的代表一個(gè)數(shù)據(jù)位的電信號(hào)要克服較大的電阻和耗費(fèi)更長(zhǎng)的時(shí)間。多個(gè)存儲(chǔ)器陣列使位線縮短并提高了信號(hào)的傳播速度。
在1996年電氣與電子工程協(xié)會(huì)(IEEE)國(guó)際固態(tài)電路會(huì)議論文集第374至375頁(yè)由T.Saeki等人所著的“一種帶同步反射延遲的2.5毫微秒時(shí)鐘存取的250兆赫半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)”中公開了一項(xiàng)典型示例的半導(dǎo)體存儲(chǔ)器件。

圖1繪示了現(xiàn)有技術(shù)半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件的存儲(chǔ)器單元陣列與周邊電路的布局?，F(xiàn)有技術(shù)半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件制造在一片矩形的半導(dǎo)體芯片1上，半導(dǎo)體芯片在由箭頭AR1表示的縱向有較長(zhǎng)的邊緣，而在由箭頭AR2表示的橫向則有較短的邊緣。沿著縱向AR1伸展有一窄區(qū)2并占據(jù)著半導(dǎo)體芯片1的中央部位。窄區(qū)2分配給控制器和輸出與輸入電路。在窄區(qū)2的兩側(cè)沿縱向AR1伸展有兩個(gè)窄區(qū)3/4，并分配給列地址譯碼器。沿橫向AR2伸展有窄區(qū)5/6，并被相互分隔開。窄區(qū)5/6被分配給行地址譯碼器。
窄區(qū)2/3/4/5/6將半導(dǎo)體芯片1的地皮劃分成八個(gè)區(qū)，并分別分配給八個(gè)存儲(chǔ)器單元陣列7a、7b、7c、7d、7e、7f、7g和7h。存儲(chǔ)器單元陣列7a至7d設(shè)在窄區(qū)3的左側(cè)，而其它的存儲(chǔ)器單元陣列7e至7h則設(shè)在窄區(qū)4的右側(cè)。在存儲(chǔ)器單元陣列7a至7h中重復(fù)著一個(gè)確定的圖形，并用“F”表示。在存儲(chǔ)單元陣列7f/7h中的圖形F假定是標(biāo)準(zhǔn)的，存儲(chǔ)單元陣列7b/7d的圖形F則相對(duì)于對(duì)稱線SY1而對(duì)稱。另一方面，存儲(chǔ)單元陣列7e/7g的各個(gè)圖形F相對(duì)于對(duì)稱線SY2/SY3而對(duì)稱，并且存儲(chǔ)單元陣列7a/7c的各個(gè)圖形F繞對(duì)稱點(diǎn)P1/P2旋轉(zhuǎn)180度。
對(duì)稱的圖形F使得半導(dǎo)體芯片1上的布局設(shè)計(jì)更簡(jiǎn)單。例如，當(dāng)一設(shè)計(jì)人員要對(duì)列地址譯碼器與存儲(chǔ)器單元陣列7f之間的連接進(jìn)行布局時(shí)，他只要相對(duì)于對(duì)稱線SY1倒轉(zhuǎn)列地址譯碼器與存儲(chǔ)器單元陣列7b之間連接的布局。用-CAD(計(jì)算機(jī)輔助設(shè)計(jì))系統(tǒng)就能方便地進(jìn)行倒轉(zhuǎn)。而且，當(dāng)對(duì)標(biāo)準(zhǔn)圖形F進(jìn)行修改時(shí)，CAD系統(tǒng)就自動(dòng)地修改了另一對(duì)稱的存儲(chǔ)器單元陣列7b的圖形。因此，對(duì)稱圖形就將布局設(shè)計(jì)的工作量減少至全部布局設(shè)計(jì)的一半。
存儲(chǔ)器單元陣列7h的一部件與存儲(chǔ)器單元陣列7g的相應(yīng)部件分別在BX1/BX2框中進(jìn)行了放大。存儲(chǔ)器單元陣列7g/7h包括存儲(chǔ)器單元子陣列8a/9a，沿著存儲(chǔ)器單元子陣列8a/9a的側(cè)線設(shè)置讀出放大器部件8b/9b，沿著存儲(chǔ)器單元子陣列8a/9a的端線并與8d/9d區(qū)交叉設(shè)置字線驅(qū)動(dòng)器8c/9c。在存儲(chǔ)器單元子陣列8a/9a中由多個(gè)存儲(chǔ)器單元排列成二維的矩陣，而讀數(shù)放大器部件8b/9b的布局與子字線驅(qū)動(dòng)器8c/9c的布局在交叉區(qū)8d/9d相交。存儲(chǔ)器單元具有一種COB(電容器在位線上)的結(jié)構(gòu)。
在存儲(chǔ)器單元子陣列8a/9a中表示出所用的三種掩模圖形，并分別在框BX3和BX4中進(jìn)行了放大。三種掩模圖形是有源區(qū)的掩模圖形、節(jié)點(diǎn)接觸孔的掩模圖形以及位接觸孔的掩模圖形，并如所示那樣相互對(duì)準(zhǔn)。盡管還有其它掩模參與了存儲(chǔ)器單元子陣列8a/9a的形成，但在框BX3/BX4中將它們刪除了。其它掩模是用于字線、位線、存儲(chǔ)節(jié)點(diǎn)以及反電極的。
在存儲(chǔ)器單元子陣列8a中的有源區(qū)所用掩模圖形10a有一字母T的構(gòu)形，而存儲(chǔ)器單元子陣列9a中的有源區(qū)所用掩模圖形11a則有一倒轉(zhuǎn)的字母T的構(gòu)形。接觸孔的掩模圖形10b/11b與掩模圖形10a/11a的中心部位對(duì)準(zhǔn)，而掩模圖形10c/11c則與掩膜圖形10a/11a的側(cè)向部位對(duì)準(zhǔn)。存儲(chǔ)器單元的最小設(shè)計(jì)標(biāo)準(zhǔn)為0.25微米，而掩模圖形10a/11a、10b/11b以及10c/11c中的最小線寬與最小間距為0.25微米。然而，其它的周邊電路是在0.3微米或是更寬的最小設(shè)計(jì)標(biāo)準(zhǔn)下設(shè)計(jì)的。
當(dāng)通過(guò)用一KrF激光器照射將三種掩模圖形轉(zhuǎn)移到硅晶片上時(shí)，就在存儲(chǔ)器單元子陣列8a中形成了有源區(qū)12a、位接觸孔12b和節(jié)點(diǎn)接觸孔12c，并且在存儲(chǔ)器單元子陣列9a中形成了有源區(qū)13a，位接觸孔13b和節(jié)點(diǎn)接觸孔13c。圖形的角端是圓滑的。
當(dāng)完成制造工藝時(shí)，現(xiàn)有技術(shù)半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件具有圖3A至3D中所示的結(jié)構(gòu)。圖3A和3B示出沿圖2A的A-A線所取的剖面以及沿圖2B的B-B線所取的剖面，而圖3C和3D則示出沿圖2A的C-C線所取的剖面以及沿圖2B的D-D線所取的剖面。
現(xiàn)有技術(shù)半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件是在P型硅晶片20上制成的，并由一層厚的場(chǎng)氧化層21在P型硅晶片20的主表面上確定有源區(qū)12a/13a。有源區(qū)12a/13a有n型漏區(qū)22a/22b以及分隔形成所聯(lián)結(jié)的n型源區(qū)22a/22b的n型源區(qū)23a/23b，而n型源區(qū)22a/22b與n型位線接觸區(qū)24a/24b分別合并。柵氧化層25a/25b覆蓋著n型源區(qū)22a/22b和n型漏區(qū)23a/23b之間的溝道區(qū)，并分別重疊著柵電極26a/26b。柵電極26a/26b形成部分字線。
夾層絕緣層27覆蓋著字線，而位線28a/28b則在夾層絕緣層27中伸展。位線接觸孔12b/13b形成在夾層絕緣層27中，并插有導(dǎo)電件29b/29b，使位線28a/28b經(jīng)導(dǎo)電件29a/29b與n型位線接觸區(qū)24a/24b電連接。節(jié)點(diǎn)接觸孔12c/13c也形成在夾層絕緣層27中，并朝著n型源區(qū)23a/23b和夾層絕緣層27的上表面敞開。節(jié)點(diǎn)接觸孔12c/13c插有導(dǎo)電件30a/30b，并且導(dǎo)電件30a/30b與n型源區(qū)23a/23b保持接觸。
節(jié)點(diǎn)電極31a/31b形成在夾層絕緣層27的上表面上，并覆蓋有介電層32a/32b。反電極33a/33b形成在介電層32a/32b上，在節(jié)點(diǎn)電極31a/31b的對(duì)面。
KrF激光器在目前實(shí)現(xiàn)了最窄的圖形。然而，0.25微米的圖形寬度接近于圖形分辨率的極限，而鄰近效應(yīng)嚴(yán)重地影響著硅片20上的圖形。由于有鄰近效應(yīng)角端是圓滑的。由此，接觸孔12b/12c/13b/13c由方形改變成圓形，而有源區(qū)12a/13a則隨角端的圓滑而從字母T的構(gòu)形改變成等腰三角形的構(gòu)形。
若是三種掩模圖形確實(shí)已對(duì)準(zhǔn)，位接觸孔12b/13b和節(jié)點(diǎn)接觸孔12c/13c就落在位線接觸區(qū)24a/24b和n型源區(qū)23a/23b當(dāng)中，并能確保位線28a/28b經(jīng)有源區(qū)12a/13a至所聯(lián)結(jié)的節(jié)點(diǎn)電極31a/31b的電連接。然而，在一實(shí)際的對(duì)準(zhǔn)器中接觸孔的掩模圖形不可避免地要與有源區(qū)12a/13a的掩模圖形失去對(duì)準(zhǔn)。結(jié)果使位接觸孔12b/13b和/或節(jié)點(diǎn)接觸孔12c/13c偏離了有源區(qū)12a/13a。若是如圖2A和2B中的箭頭AR3和AR4所示，位接觸孔的掩模圖形和節(jié)點(diǎn)接觸孔掩模圖形在縱向與有源區(qū)的掩模圖形偏離了0.1微米，位接觸孔13b和節(jié)點(diǎn)接觸孔12c/13c就透穿厚場(chǎng)氧化層21(見圖3B、3C和3D)，而到達(dá)硅片20。厚場(chǎng)氧化層21設(shè)計(jì)成由MIN1(見圖2B)所示最小圖形寬度分隔相鄰的有源區(qū)13a。然而，節(jié)點(diǎn)接觸孔12c/13c偏離了目標(biāo)部位，耗用了厚的場(chǎng)氧化層21，并確定比最小圖形寬度MIN1更短的間隙MIN2。若是產(chǎn)生了比最小圖形寬度MIN1更短的間隙MIN2，厚場(chǎng)氧化層21就不能完善地隔離相鄰的存儲(chǔ)器單元。
若是位接觸孔12b/13b沿箭頭AR1的方向(見圖1)偏離目標(biāo)部位，接觸孔13b從有源區(qū)13a突出，而突出部分與PL1曲線(見圖4)所示的偏離量一起增大。另一方面，若是位接觸孔12b/13b沿箭頭AR1的相反方向偏離目標(biāo)部位，位接觸孔12b從有源區(qū)12a突出，而突出部分與PL2曲線所示的偏離量一起增大。由于布局是相對(duì)于與箭頭AR1垂直的對(duì)稱線SY2/SY3對(duì)稱的，因此，當(dāng)偏離超過(guò)0.06微米時(shí)，位接觸孔12b或13b就從與其關(guān)聯(lián)的有源區(qū)12a或13a突出。
圖5繪示間隙MIN2與節(jié)點(diǎn)接觸孔12c/13c之間的關(guān)系。間隙MIN2如曲線PL3所示隨著存儲(chǔ)器單元子陣列7g而變化并如曲線PL4所示隨著存儲(chǔ)器單元子陣列7h而變化。在無(wú)論是標(biāo)準(zhǔn)的還是倒轉(zhuǎn)的圖形中間隙MIN2都在最小圖形寬度PL5以下。即若接觸孔還與分配給周邊電路的區(qū)域內(nèi)的目標(biāo)部位偏離，對(duì)準(zhǔn)的余量仍大到能使接觸孔落在有源區(qū)內(nèi)。
因此，盡管標(biāo)準(zhǔn)圖形和倒轉(zhuǎn)圖形使布局設(shè)計(jì)的工作更方便，但它們減少了有源區(qū)12a/13a和接觸12b/12c或13b/13c之間的對(duì)準(zhǔn)余量，并由于接觸孔12b/12c或13b/13c從有源區(qū)12a/13a突起而使有源區(qū)12a/13a之間的隔離降級(jí)。
因而本發(fā)明的一項(xiàng)重要目的是要提供一種半導(dǎo)體存儲(chǔ)器件，它的布局在不犧牲簡(jiǎn)化布局設(shè)計(jì)的情況下能在預(yù)定的方向提高掩模圖形的對(duì)準(zhǔn)余量。
為了實(shí)現(xiàn)此目的，本發(fā)明提出只將存儲(chǔ)器單元陣列的周邊電路相互對(duì)稱地排列。
按照本發(fā)明的一種方式，提供了一種在半導(dǎo)體基片上制成的半導(dǎo)體存儲(chǔ)器件并包括有多個(gè)沿第一方向排列的存儲(chǔ)器單元陣列而且至少形成有一對(duì)存儲(chǔ)器單元陣列以及與成對(duì)存儲(chǔ)器單元陣列可以電連接并且設(shè)置在存儲(chǔ)器單元陣列之一和其它存儲(chǔ)器單元陣列之間的周邊電路，至少一對(duì)存儲(chǔ)器單元陣列之一包括各在沿第一方向的第一圖形中排列有第一存儲(chǔ)器單元的多個(gè)第一存儲(chǔ)器單元子陣列以及各與所聯(lián)結(jié)的第一存儲(chǔ)器單元子陣列的第一存儲(chǔ)器單元可以電連接并排列在第二圖形中的多個(gè)第一周邊電路，至少一對(duì)中的其它存儲(chǔ)器單元陣列包括有各在沿第一方向的第一圖形中排列有第二存儲(chǔ)器單元的多個(gè)第二存儲(chǔ)器單元子陣列以及各與所聯(lián)結(jié)的第二存儲(chǔ)器單元子陣列的第二存儲(chǔ)器單元可以電連接并排列在相對(duì)于與第一方向垂直的第二方向?qū)ΨQ的第三圖形中的多個(gè)第二周邊電路。
從以下結(jié)合附圖進(jìn)行的說(shuō)明中將能更清楚地了解到半導(dǎo)體存儲(chǔ)器件的特征和優(yōu)點(diǎn)，其中圖1為由T.Saeki等人提出的半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件的布置圖；圖2A和2B為示出組成現(xiàn)有技術(shù)半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件的存儲(chǔ)器單元子陣列的布局平面圖；圖3A至3D為表示現(xiàn)有技術(shù)半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件的結(jié)構(gòu)的部視圖；圖4為示出接觸孔的突出與對(duì)目標(biāo)位置偏離之間關(guān)系的曲線圖；圖5為示出間隙與偏離之間關(guān)系的曲線圖；圖6為本發(fā)明的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)器單元陣列和周邊電路的布局圖；圖7為組成半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)器單元的布局平面圖；圖8A為沿圖7的E-E線所取的剖視圖并示出半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)；圖8B為沿圖7的F-F線所取的剖視圖并示出半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)；圖9為表示位接觸孔從一有源區(qū)的突出與對(duì)一目標(biāo)位置的偏離之間的關(guān)系曲線圖；圖10為表示最小間隙與節(jié)點(diǎn)接觸孔對(duì)目標(biāo)部位的偏離之間的關(guān)系曲線圖；以及圖11為本發(fā)明另一半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)器單元陣列和周邊電路的布局圖。
第一實(shí)施例圖6繪示體現(xiàn)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)器單元陣列和周邊電路的布局。半導(dǎo)體器件是制造在一片半導(dǎo)體芯片40上。半導(dǎo)體芯片40有沿箭頭AR11所示方向的長(zhǎng)邊和沿箭頭AR12所示垂直方向的短邊。
八個(gè)存儲(chǔ)器單元陣列41a、41b、41c、41d、41e、41f、41g和41h形成兩行。一塊窄區(qū)40a伸展在存儲(chǔ)器單元41a至41d和存儲(chǔ)器單元41e至41h之間，而輸入與輸出電路以及控制器就集成在此窄區(qū)40a中。窄區(qū)40b/40c也沿箭頭AR11的方向在窄區(qū)40a的兩側(cè)伸展，列地址譯碼器就集成在此窄區(qū)40b/40c中。列地址譯碼器與鄰近的存儲(chǔ)器單元陣列41a至41b關(guān)聯(lián)，并使位線(在圖6中未示出)與所關(guān)聯(lián)的輸入與輸出電路作選擇連接。
存儲(chǔ)器單元陣列41b和41f與存儲(chǔ)器單元陣列41c和41g分別鄰接，而窄區(qū)40d/40e則在存儲(chǔ)器單元陣列41a/41e和存儲(chǔ)器單元陣列41b/41f之間以及在存儲(chǔ)器單元陣列41c/41g和存儲(chǔ)器單陣列41d/41h之間沿箭頭AR12所示的垂直方向伸展。行地址譯碼器集成在此窄區(qū)40d/40e中，并有選擇地啟動(dòng)主字線(未示出)。將主字線改變成運(yùn)行級(jí)，使得有選擇地造成存儲(chǔ)器單元子陣列的可選擇進(jìn)入，這在后面將給予說(shuō)明。
每個(gè)存儲(chǔ)器單元陣列41a至41h包含有多個(gè)存儲(chǔ)器單元子陣列42a/43a以及諸如讀出放大器部件42b/43b和子字線驅(qū)動(dòng)器42c/43c之類的周邊電路。每一存儲(chǔ)器單元子陣列都是由排列成矩陣的多個(gè)存儲(chǔ)器單元實(shí)現(xiàn)的。各列存儲(chǔ)器單元分別與位線相連，而位線向一行選定的存儲(chǔ)器單元寫入數(shù)據(jù)以及從其中將它們讀出。子字線分別與各行存儲(chǔ)器單元相連，并且由子字線驅(qū)動(dòng)器42c/43c有選擇地將子字線改變成運(yùn)行級(jí)，使所關(guān)聯(lián)行的存儲(chǔ)器單元與位線電連接。子字線驅(qū)動(dòng)器42c/43c跨接在42d/43d區(qū)域內(nèi)的讀數(shù)放大器部件42b/43b之上。
假設(shè)排列在各存儲(chǔ)器單元子陣列42a/43a中的存儲(chǔ)器單元用“P”表示，而“F”代表各存儲(chǔ)器單元陣列42a至41h中的周邊電路的布置。因此，各存儲(chǔ)器單元陣列41a至41h的布置用“P”和“F”的組合表示。存儲(chǔ)器單元陣列41g/41h中的布局在BX11/BX12框中進(jìn)行了放大。
所有的存儲(chǔ)器單元都朝著同一方向，而存儲(chǔ)器單元的布局則用不倒轉(zhuǎn)的“P”字母表示。存儲(chǔ)器單元形成在一片硅片上，它們的一部分是經(jīng)過(guò)光刻的半導(dǎo)體芯片40。在這種情況下，最小圖形寬度，即最小線寬和最小間距寬度兩者為0.25微米，而存儲(chǔ)器單元子陣列42a/43a之外的最小圖形寬度則等于或大于0.3微米。
將各種各樣的掩模圖按順序地從光掩模(未示出)轉(zhuǎn)移到半導(dǎo)體芯片40上，而有源區(qū)的掩模圖形44a、位接觸孔的掩模圖形44b和節(jié)點(diǎn)接觸孔掩模圖形44c則如框BX13/BX14中所示那樣地疊層。每一有源區(qū)一塊掩模圖形好象是不倒轉(zhuǎn)的字母T，而每一位接觸孔的一塊掩模圖形以及每一節(jié)點(diǎn)接觸孔的一塊掩模圖形則為正方形。存儲(chǔ)器單元陣列41h和存儲(chǔ)器單元陣列41g之間的掩模圖形相同。雖然存儲(chǔ)器單元還需其它的掩模圖形，但在框BX13/BX14中未表示它們，以致始終組成三種掩模圖形。
另一方面，在存儲(chǔ)器單元陣列41a至41h之間周邊電路的布局不同。存儲(chǔ)器單元陣列41h/41f有用不倒轉(zhuǎn)的字母“F”表示的周邊電路的標(biāo)準(zhǔn)布局。存儲(chǔ)器單元陣列41b/41d中周邊電路的布局相對(duì)于對(duì)稱線SY10與標(biāo)準(zhǔn)布局對(duì)稱，而在存儲(chǔ)器單元陣列41e/41g中周邊電路的布局則相對(duì)于對(duì)稱線SY11/SY12與標(biāo)準(zhǔn)布局對(duì)稱。在另一方面，存儲(chǔ)器單元陣列41a/41c中周邊電路的布局相對(duì)于對(duì)稱點(diǎn)SY13/SY14與標(biāo)準(zhǔn)布局對(duì)稱。為此，周邊電路的圖形“F”被反復(fù)用于存儲(chǔ)器單元陣列41a至41h。CAD系統(tǒng)使設(shè)計(jì)工作簡(jiǎn)便，并使設(shè)計(jì)人員能夠方便地修改部分布局。
在存儲(chǔ)器單元子陣列42a/43a和周邊電路之間的連接相當(dāng)簡(jiǎn)單，而標(biāo)準(zhǔn)布局“P”的實(shí)施并未使設(shè)計(jì)工作更復(fù)雜。
KrF激光對(duì)準(zhǔn)器將框BX13/BX14中所示的掩模圖形按順序轉(zhuǎn)移到半導(dǎo)體芯片40的感光層上，并形成圖7中所示的有源層45a、位接觸孔45b和節(jié)點(diǎn)接觸孔45c。
下面簡(jiǎn)單描述半導(dǎo)體存儲(chǔ)器件的制造工藝，而且圖8A和8B繪示出半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)。工藝從制備半導(dǎo)體晶片51開始。經(jīng)過(guò)KrF激光器的照射，將掩模圖形44a轉(zhuǎn)移到展敷在半導(dǎo)體晶片51上面的一層光刻膠(未示出)上，并且在半導(dǎo)體晶片51的主表面上有選擇地生長(zhǎng)一層厚場(chǎng)絕緣層52。厚場(chǎng)絕緣層52確定有源區(qū)45a，并由于有臨近效應(yīng)而使有源區(qū)45a的構(gòu)形為帶圓滑角端的等腰三角形。
在有源區(qū)上生長(zhǎng)薄柵絕緣層53，并在所產(chǎn)生半導(dǎo)體結(jié)構(gòu)的整個(gè)表面上生長(zhǎng)如多晶硅之類的導(dǎo)電材料。通過(guò)采用光刻技術(shù)和一次刻蝕將多晶硅層加工成子字線54的圖形。子字線54伸展到柵絕緣層53上。在字線54的兩側(cè)邊上可以形成側(cè)壁隔離。
用字線54作為一層離子注入的掩膜，將n型雜質(zhì)離子注入到有源區(qū)45a中，并形成n型源區(qū)55和n型漏區(qū)/位接觸區(qū)56。在所產(chǎn)生半導(dǎo)體結(jié)構(gòu)的整個(gè)表面上淀積一層夾層絕緣結(jié)構(gòu)57的低層絕緣層，并在此低層絕緣層上展敷一層光刻膠。掩模圖形44b就從光掩模轉(zhuǎn)移到光刻膠層上，并在其中形成光刻膠刻蝕掩膜。使用光刻膠刻蝕掩膜，有選擇地刻除低層絕緣層以形成位接觸孔45b。由于在光圖形轉(zhuǎn)移中的臨近效應(yīng)，位接觸孔45b為圓形。位接觸孔45b插有導(dǎo)電體58。
在夾層絕緣層57的低層絕緣層的上表面上淀積導(dǎo)電材料，并在導(dǎo)電材料層上加工光刻膠刻蝕掩膜的圖形(未示出)。有選擇地去除導(dǎo)電材料層，并加工成位線59的圖形。位線59經(jīng)導(dǎo)電件58有選擇地與n型漏區(qū)/位接觸區(qū)56相連。
在所產(chǎn)生半導(dǎo)體結(jié)構(gòu)的整個(gè)表面上淀積夾層絕緣結(jié)構(gòu)57的上層絕緣層，并在上層絕緣層的上表面上展敷一層光刻膠層。經(jīng)過(guò)KrF激光器向光刻膠層照光轉(zhuǎn)移掩模圖形44c，就在上層絕緣層上形成一層光刻膠刻蝕掩膜。用此光刻膠刻蝕掩膜，有選擇地去除上層絕緣層和低層絕緣層，并在夾層絕緣結(jié)構(gòu)57中形成節(jié)點(diǎn)接觸孔45c。由于在圖形轉(zhuǎn)移中的臨近效應(yīng)，節(jié)點(diǎn)接觸孔45c有圓形的剖面。節(jié)點(diǎn)接觸孔插有導(dǎo)體件60。
在所產(chǎn)生的半導(dǎo)體結(jié)構(gòu)的整個(gè)表面上淀積導(dǎo)電材料，并將導(dǎo)電材料層加工成節(jié)點(diǎn)電極61的圖形。節(jié)點(diǎn)電極61經(jīng)導(dǎo)電體60與n型源區(qū)55相連。節(jié)點(diǎn)電極61覆蓋有一層介電層62，反電極63就在介電層62的對(duì)面。
若是接觸孔45b/45c的光掩模完全得到對(duì)準(zhǔn)，就確保了位接觸孔45b和節(jié)點(diǎn)接觸孔45c落在有源區(qū)45a當(dāng)中，而厚場(chǎng)絕緣層52就有鄰近有源區(qū)45a之間的最小圖形寬度W1。然而，失去對(duì)準(zhǔn)是不可避免的，當(dāng)接觸孔45b/45c的光刻掩模沿箭頭AR31的方向偏離0.1微米時(shí)，位接觸孔45b仍在有源區(qū)45a當(dāng)中(見圖8A)，而節(jié)點(diǎn)接觸孔45c則如圖7和8B中所示部分地從有源區(qū)45a突出。節(jié)點(diǎn)接觸孔45c穿通厚場(chǎng)絕緣層52。為了避免導(dǎo)電件60直接與P型半導(dǎo)體片51接觸，在厚場(chǎng)絕緣層52下面形成附加的n型源區(qū)64。附加的n型源區(qū)是經(jīng)過(guò)一次離子注入或是一次從導(dǎo)電件60的擴(kuò)散形成的。
導(dǎo)電件60是以低于最小圖形寬度W1的距離W2與鄰近的有源區(qū)45a相隔的。若是距離W2太短，就不能使元件相互電隔離。圖9繪示出位接觸孔45b對(duì)目標(biāo)位置的偏離與位接觸孔45b從有源區(qū)45a突出之間的關(guān)系。若是位接觸孔45b沿箭頭AR31相反的方向偏離目標(biāo)位置0.06微米，位接觸孔45b就突入厚場(chǎng)絕緣層52。然而。由于所有存儲(chǔ)器單元子陣列都有不倒轉(zhuǎn)的圖形“P”，即若位接觸孔45b沿箭頭AR31的方向偏離目標(biāo)位置不超過(guò)0.25微米，任何接觸孔45b也不會(huì)從有源區(qū)45a突出，而且所有的位接觸孔45b均落在有源區(qū)45a中。為此，用曲線PL21表示出偏離與突出之間的關(guān)系。
圖10繪示偏離對(duì)節(jié)點(diǎn)接觸孔45c的影響。最小圖形寬度W1如曲線PL22所示為0.25微米。當(dāng)節(jié)點(diǎn)接觸孔沿箭頭AR31的方向偏離目標(biāo)位置時(shí)，如曲線PL23所示，節(jié)點(diǎn)接觸孔45c立即使距離W2小于最小圖形寬度W1。然而，當(dāng)節(jié)點(diǎn)接觸孔45c沿箭頭AR31的相反方向偏離時(shí)，直至偏離0.12微米節(jié)點(diǎn)接觸孔45c都不會(huì)從有源區(qū)45a突出。于是，距離W2就大于最小圖形寬度W1。這樣，存儲(chǔ)器單元陣列“P”的布局在箭頭AR31相反的方向提高了對(duì)準(zhǔn)的余量。第二實(shí)施例轉(zhuǎn)到附圖的圖1，在半導(dǎo)體芯片70上制造了中另一半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件，并有八個(gè)存儲(chǔ)器單元陣列71a、71b、71c、71d、71e、71f、71g和71h排成兩行。行地址譯碼器、輸入/輸出電路、控制器和列地址譯碼器的排列與第一實(shí)施例相似，并用與第一實(shí)施例相同的標(biāo)號(hào)標(biāo)注。
在存儲(chǔ)器單元“P”的布局中第二實(shí)施例與第一實(shí)施例不同。具體地說(shuō)，每一存儲(chǔ)器單元陣列71a至71h有多個(gè)存儲(chǔ)器單元子陣列和周邊電路。存儲(chǔ)器單元子陣列和周邊電路用框BX21/BX22中第一實(shí)施例的相同標(biāo)號(hào)標(biāo)注。周邊電路的布局用“F”表示，而存儲(chǔ)器單元的布局則用“P”表示?！癋”和“P”的組合表示每一存儲(chǔ)器單元陣列41a至41h的布局。最小圖形寬度在存儲(chǔ)器單元子陣列中為0.25微米，而在其它區(qū)域中則等于或大于0.3微米。
對(duì)圖11與圖6作比較，在存儲(chǔ)器單元陣列71a至71h中對(duì)周邊電路所作的布局方式與在存儲(chǔ)器單元陣列41a至41h中的周邊電路相似。存儲(chǔ)器單元陣列71e至71h有用不倒轉(zhuǎn)的字母“P”表示的標(biāo)準(zhǔn)布局。然而，存儲(chǔ)器單元陣列71a至71d中的存儲(chǔ)器單元是以相對(duì)于對(duì)稱線SY20與陣列71e至71h中的存儲(chǔ)器單元對(duì)稱的方式進(jìn)行布局的。因此，存儲(chǔ)器單元的布局就用字母“P”的鏡像表示。
由于存儲(chǔ)器單元的布局在陣列71a至71d和陣列71e至71h之間反映，分別將掩模圖形72a/73a、72b/73b和72c/73c用于有源區(qū)，位接觸孔和節(jié)點(diǎn)接觸孔。有源區(qū)的掩模圖形有通常T字母構(gòu)形的透光部位72a/73a。因此，即使透光部位72a與透光部位73a相對(duì)稱，還是增加了對(duì)準(zhǔn)余量。在第一實(shí)施例中，可以沿著一個(gè)方向偏離。在第二實(shí)施例中，所允許的偏離取決于圖形的位置。
從以上說(shuō)明中將能理解到，存儲(chǔ)器單元陣列“PF”的布局在不防礙簡(jiǎn)化設(shè)計(jì)工作的情況下增加了對(duì)準(zhǔn)余量。
盡管已經(jīng)對(duì)本發(fā)明的特定實(shí)施例作了表示和說(shuō)明，對(duì)于專業(yè)技術(shù)人員來(lái)說(shuō)顯然可以在不超脫本發(fā)明的精神和范圍的情況下作出各式各樣的變動(dòng)和修改。例如，本發(fā)明的布局可以應(yīng)用于靜態(tài)隨機(jī)存取存儲(chǔ)器件、掩模只讀存儲(chǔ)器件、電可編程只讀存儲(chǔ)器、電可擦除和可編程只讀存儲(chǔ)器件以及瞬時(shí)存儲(chǔ)器。
存儲(chǔ)器單元的布局可以相對(duì)于與對(duì)稱線SY20垂直的對(duì)稱線相對(duì)稱。
權(quán)利要求
1.一種制造在一塊半導(dǎo)體基片(40，70)上的半導(dǎo)體存儲(chǔ)器件，包括有沿第一方向(AR11)排列的多個(gè)存儲(chǔ)器單元陣列(41e-41h；71e-71h)，并至少形成一對(duì)第一存儲(chǔ)器單元陣列(41g/41h)；以及與所述至少一對(duì)存儲(chǔ)器單元陣列的存儲(chǔ)器單元可以電連接并設(shè)置在所述至少一對(duì)的存儲(chǔ)器單元陣列之一和所述至少一對(duì)的其它所述存儲(chǔ)器單元陣列之間的確定的周邊電路(40e)，所述半導(dǎo)體存儲(chǔ)器件的特征在于所述至少一對(duì)的所述存儲(chǔ)器單元陣列的所述一個(gè)(41h；71h)包括各有沿所述第一方向排列在第一圖形(P)中的第一存儲(chǔ)器單元的多個(gè)第一存儲(chǔ)器單元子陣列(42a；43a)以及各與所關(guān)聯(lián)的第一存儲(chǔ)器單元子陣列的所述第一存儲(chǔ)器單元可以電連接并排列在第二圖形(F)中的多個(gè)第一周邊電路(42b/42c；43b/43c)，以及所述至少一對(duì)的所述其它(41g；71g)的所述存儲(chǔ)器單元陣列包括各有沿所述第一方向排列在所述第一圖形(P)中的第二存儲(chǔ)器單元的多個(gè)第二存儲(chǔ)器單元子陣列(43a)以及各與所關(guān)聯(lián)的第二存儲(chǔ)器單元子陣列的所述第二存儲(chǔ)器單元可以電連接并排列在相對(duì)于與所述第一方向垂直的第二方向與所述第二圖形相對(duì)稱的第三圖形中的多個(gè)第二周邊電路(43b/43c)。
2.按照權(quán)利權(quán)求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，每一所述多個(gè)第一存儲(chǔ)器單元子陣列(42a；43a)以及每一所述多個(gè)第二存儲(chǔ)器單元子陣列(43a)還有與所述第一存儲(chǔ)器單元選擇聯(lián)結(jié)的第一位線(59)和第一子字線(54)用以將所選擇的第一存儲(chǔ)器單元與所述第一位線相連以及與所述第二存儲(chǔ)器單元選擇聯(lián)結(jié)的第二位線(59)和第二子字線(54)用以將所選擇的第二存儲(chǔ)器單元與所述第二位線相連，與所述第一子字線相連的第一子字線驅(qū)動(dòng)器和與所述第一位線相連的第一讀出放大器部件形成所述多個(gè)第一周邊電路(42b/42c)的部件，而且與所述第二子字線相連的第二子字線驅(qū)動(dòng)器和與所述第二位線相連的第二讀出放大器部件形成所述多個(gè)第二周邊電路(43b/43c)的部件。
3.按照權(quán)利權(quán)求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述第一存儲(chǔ)器單元和所述第二存儲(chǔ)器單元是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元。
4.按照權(quán)利權(quán)求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述多個(gè)存儲(chǔ)器單元陣列還形成另一對(duì)存儲(chǔ)器單元陣列(41f/41e；71f/71e)，并且所述另一對(duì)的存儲(chǔ)器單元陣列是分別與所述存儲(chǔ)器單元陣列中的所述一個(gè)(41h；71h)以及所述存儲(chǔ)器單元陣列中的所述其它(41g；71g)進(jìn)行相似布局的。
5.按照權(quán)利權(quán)求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，它還包括多個(gè)沿所述第一方向排列的其它存儲(chǔ)器單元陣列(41a-41d；71a-71d)，以及設(shè)置在所述多個(gè)存儲(chǔ)器單元陣列(41e-41h；71e-71h)和所述多個(gè)其它存儲(chǔ)器單元陣列(41a-41d；71a-71d)之間的第四周邊電路(40a/40b/40c)。
6.按照權(quán)利權(quán)求5所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述多個(gè)其它存儲(chǔ)器單元陣列形成相對(duì)于沿所述第一方向伸展的第一對(duì)稱線(SY10)與所述的至少一對(duì)存儲(chǔ)器單元陣列相對(duì)稱的另一對(duì)存儲(chǔ)器單元陣列(41d/41c)，以及其中所述另一對(duì)存儲(chǔ)器單元陣列之一(41d)包括各有沿所述第一方向排列在所述第一圖形(P)中的第三存儲(chǔ)器單元的多個(gè)第三存儲(chǔ)器單元子陣列以及各與所聯(lián)結(jié)的第三存儲(chǔ)器單元子陣列的所述第三存儲(chǔ)器單元可以電連接并排列在相對(duì)于所述第一對(duì)稱線與所述第二圖形(F)相對(duì)稱的第四圖形中的多個(gè)第三周邊電路，而且所述另一對(duì)的其它(41c)所述存儲(chǔ)器單元陣列包括各有沿所述第一方向排列在所述第一圖形(P)中的第四存儲(chǔ)器單元的多個(gè)第四存儲(chǔ)器單元子陣列以及各與所聯(lián)結(jié)的第四存儲(chǔ)器單元子陣列的所述第四存儲(chǔ)器單元可以電連接的并排列在相對(duì)于所述第一對(duì)稱線(SY10)與所述第三圖形相對(duì)稱的第五圖形中的多個(gè)第四周邊電路。
7.按照權(quán)利權(quán)求6所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述第一存儲(chǔ)器單元、所述第二存儲(chǔ)器單元，所述第三存儲(chǔ)器單元以及所述第四存儲(chǔ)器單元是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元，而且所述各個(gè)所述第一周邊電路、所述第二周邊電路，所述第三周邊電路以及所述第四周邊電路包括讀出放大器和子字線驅(qū)動(dòng)器。
8.按照權(quán)利權(quán)求7所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述第一圖形有相對(duì)與所述第一對(duì)稱線垂直的第二對(duì)稱線相對(duì)稱的第一構(gòu)形(45a)、位于所述第二對(duì)稱線的一側(cè)并與所述第一構(gòu)形重疊的第二構(gòu)形(45b)以及位于所述第二對(duì)稱線的另一側(cè)并與所述第一構(gòu)形重疊的第三構(gòu)形(45c)。
9.按照權(quán)利權(quán)求8所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述第一構(gòu)形、所述第二構(gòu)形以及所述第三構(gòu)形是用于一對(duì)所述第一存儲(chǔ)器單元、一對(duì)所述第二存儲(chǔ)器單元、一對(duì)所述第三存儲(chǔ)器單元或者一對(duì)所述第四存儲(chǔ)器單元的有源區(qū)(45a)，用于將所述有源區(qū)與一條位線相連的一個(gè)位接觸孔(45b)以及用于將所述有源區(qū)與一對(duì)存儲(chǔ)電容器的節(jié)點(diǎn)電極相連的一對(duì)節(jié)點(diǎn)接觸孔(45c)。
10.按照權(quán)利權(quán)求5所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述第四周邊電路包括輸入和輸出電路(40a)、控制器(40a)以及列地址譯碼器(40b/40c)。
11.按照權(quán)利權(quán)求5所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述多個(gè)其它存儲(chǔ)器單元陣列形成相對(duì)于沿所述第一方向伸展的第一對(duì)稱線(SY20)與所述至少一對(duì)存儲(chǔ)器單元陣列(71h/71g)相對(duì)稱的另一對(duì)存儲(chǔ)器單元陣列(71d/71c)，并且其中所述另一對(duì)存儲(chǔ)器單元陣列之一(71d)包括各有排列在相對(duì)于所述第一對(duì)稱線(SY20)與所述第一圖形(P)相對(duì)稱的第四圖形中的第三存儲(chǔ)器單元的多個(gè)第三存儲(chǔ)器單元子陣列(42a)以及各與所關(guān)聯(lián)的第三存儲(chǔ)器單元子陣列的所述第三存儲(chǔ)器單元可以電連接并排列在相對(duì)于所述第一對(duì)稱線(SY20)與所述第二圖形(F)相對(duì)稱的第五圖形中的多個(gè)第三周邊電路(42b/42c)，以及所述另一對(duì)的其它(71c)所述存貯器單元陣列包括各有排列在所述第四圖形中的第四存儲(chǔ)器單元的多個(gè)第四存儲(chǔ)器單元子陣列以及各與所關(guān)聯(lián)的第四存儲(chǔ)器單元子陣列的所述第四存儲(chǔ)器單元可以電連接并且排列在相對(duì)于所述第一對(duì)稱線與所述第三圖形相對(duì)稱的第六圖形中的多個(gè)第四周邊電路。
12.按照權(quán)利權(quán)求11所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述第一存儲(chǔ)器單元、所述第二存儲(chǔ)器單元、所述第三存儲(chǔ)器單元以及所述第四存儲(chǔ)器單元是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元，而且所述的各個(gè)所述第一周邊電路、所述第二周邊電路、所述第三周邊電路以有所第四周邊電路包括讀數(shù)放大器和子字線驅(qū)動(dòng)器(42b/42c)。
13.按照權(quán)利權(quán)求12所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述第一圖形和所述第四圖形各有相對(duì)于與所述第一對(duì)稱線垂直的第二對(duì)稱線相對(duì)稱的第一構(gòu)形(72a/73a)、設(shè)置在所述第二對(duì)稱線一側(cè)并與所述第一構(gòu)形重疊的第二構(gòu)形(72b/73b)以及位于所述第二對(duì)稱線的另一側(cè)并與所述第一構(gòu)形重疊的第三構(gòu)形(72c/73c)。
14.按照權(quán)利權(quán)求13所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述第一構(gòu)形、所述第二構(gòu)形以及所述第三構(gòu)形是用于一對(duì)所述第一存儲(chǔ)器單元、一對(duì)所述第二存儲(chǔ)器單元、一對(duì)所述第三存儲(chǔ)器單元或者一對(duì)所述第四存儲(chǔ)器單元的有源區(qū)，用于將所述有源區(qū)與一條位線相連的一個(gè)位接觸孔以及用于將所述有源區(qū)與一對(duì)儲(chǔ)存電容器的節(jié)點(diǎn)電極相連的一對(duì)節(jié)點(diǎn)接觸孔。
全文摘要
一種半導(dǎo)體動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器件包括排成兩列的多個(gè)存儲(chǔ)器單元陣列,而一列存儲(chǔ)器單元陣列有存儲(chǔ)器單元子陣列和圍繞著存儲(chǔ)器單元子陣列排列的讀數(shù)放大器和子字線驅(qū)動(dòng)器之類的周邊電路;子陣列的存儲(chǔ)器單元排列在第一圖形(P)中,而鄰近子陣列的周邊電路則相對(duì)于與列的方向垂直的對(duì)稱線相對(duì)稱地排列,使得在不妨礙設(shè)計(jì)工作簡(jiǎn)便性的情況下增加了對(duì)準(zhǔn)的余量。
文檔編號(hào)H01L27/108GK1200571SQ9810201
公開日1998年12月2日 申請(qǐng)日期1998年5月28日 優(yōu)先權(quán)日1997年5月28日
發(fā)明者笠井直記 申請(qǐng)人:日本電氣株式會(huì)社