專利名稱：具有偏置柵極結構的薄膜晶體管的制造方法
技術領域：
本發(fā)明一般涉及用于在有源矩陣液晶顯示器(LCD)中驅動液晶的薄膜晶體管，更具體地涉及具有偏置區(qū)的薄膜晶體管。
近來，供平面顯示器件和其它圖象顯示器件用的薄膜晶體管方面的研究及開發(fā)極為活躍。用于有源矩陣LCD或其它顯示器件的薄膜晶體管需要具有如下特性，高的遷移率，高的接通電流與關斷電流的比例，高的耐電壓，有減小器件尺寸的能力。
多晶半導體薄膜晶體管具有高性能和高可靠性的優(yōu)點，但與使用非晶半導體膜的晶體管相比，也存在需要高溫來形成膜這樣的缺點。因此，對通過激光照射而不使用高溫處理，來使非晶半導體膜晶化成為多晶半導體膜，進行了許多研究和技術應用。


圖1展示了采用多晶半導體膜的傳統(tǒng)薄膜晶體管的剖面圖，圖2A、2B、2C、2D、2E、2F、2G、2H展示了圖1所示晶體管的制造工藝步驟。以下參考這些圖說明制造工藝。首先，在玻璃基片61上形成非晶半導體(a-si)膜62a，如圖2A所示。然后對非晶半導體膜62a刻圖，并用準分子激光做局部照射，以使非晶半導體膜62a的部分生長成為多晶半導體(P-Si)膜62b，并僅留下該部分，如圖2B所示。之后，形成柵絕緣膜63和金屬膜64a，如圖2c所示。接著把金屬膜64a刻成柵電極64，并以柵電極64作為掩模，把雜質離子注入多晶膜62b，如圖2D所示。結果，形成源區(qū)66a和漏區(qū)66b，如圖2E所示。接著用準分子激光局部照射基片，以此激活及注入離子。隨后，形成層間絕緣膜65，同時對層間絕緣65和柵絕緣膜63進行刻圖，形成接觸孔，如圖2F所示。然后形成金屬膜并刻成源電極67和漏電極68，如圖2G和2H所示。最后，由透明導電膜如銦錫氧化物(ITO)膜形成具有特定圖形的象素電極69。按此方法制成圖1的傳統(tǒng)薄膜晶體管。
采用多晶半導體膜形成的薄膜晶體管，接通電流具有相當大的值。然而，由于多晶半導體膜中存在大量的陷阱能級，通過陷阱能級不利地流動有相當大量的關斷電流。這使數(shù)據保持能力惡化。因此，急迫地需要把關斷電流抑制至小的數(shù)值。
為了賦予薄膜晶體管以高的接通電流與關斷電流的比例，以及高的耐電壓，已經嘗試通過在每個源和漏電極與柵電極之間設置偏置區(qū)，來降低關斷電流，并由此降低在源區(qū)和漏區(qū)之間形成的P-N結中的場聚集。
圖3A是具有偏置柵極結構的傳統(tǒng)多晶半導體薄膜晶體管平面圖。圖3B是沿圖3A中線3B-3B的剖面圖。圖4A、4B、4C、4D、4E、4F、4G、4H和4I展示了圖3A和3B所示薄膜晶體管的制造工藝步驟。以下參考這些圖說明該制造工藝。首先，在玻璃基片51上形成非晶半導體(a-Si)膜52a，如圖4A所示。然后對非晶半導體膜52a刻圖，并用準分子激光進行局部照射，以使非晶半導體膜52a生長成為多晶半導體(P-si)膜52b，如圖4B所示。之后，形成柵絕緣膜53和金屬膜54a，如圖4C所示。把金屬膜54a刻成柵電極54。由光刻膠膜1構成離子注入掩模，并由上述光刻膠膜1把雜質離子注入多晶半導體膜52b，如圖4D和4E所示。結果，形成源區(qū)56a和漏區(qū)56b，如圖4F所示。除去作為離子掩模的光刻膠膜1，即可獲得偏置區(qū)50，如圖4F所示。接著，進行準分子激光等的局部照射，以此激活及注入離子。隨后，形成層間絕緣膜55，把層間絕緣膜55和柵絕緣膜53一起刻成特定構形，以此形成接觸孔2，如圖4G所示。然后，形成金屬膜并刻成源電極57和漏電極58，如圖4H和4I所示。最后，由透明導電膜如ITO膜形成具有特定圖形的象素電極59。按此方法，制成圖3A和3B的具有偏置區(qū)即偏置柵結構的傳統(tǒng)薄膜晶體管。
然而，圖4A-4I所示的制造工藝需要光刻步驟，來形成作為雜質離子注入掩模的光刻膠膜。這導致生產成本的增大。此外，離子注入期間，光刻膠膜有害地硬化了，以致難于分離或去除該膜。該制造工藝還存在以下問題，由于是以光刻膠膜作為掩模來進行離子注入的，所以難于控制偏置區(qū)。由于光刻工藝尚無高對準精度，故無法獲得所期望的偏置區(qū)。
為解決上述問題，發(fā)明了制造薄膜晶體管的其它方法，例如公開于JP-A-4-360580和JP-A-4-360581中的方法。
圖7A、7B、7C和7D展示了等效于JP-A-4-360580公開的制造工藝的步驟，圖5展示了由此制造工藝生產的薄膜晶體管的截面圖。直至用于形成柵電極44的形成金屬膜的步驟為止，均與圖4A-4C相同。這些步驟之后，把金屬膜刻成柵電極44，如圖7A所示。采用柵電極44作為掩模，注入雜質離子，如圖7B所示，由此形成源區(qū)46a和漏區(qū)46b，如圖7c所示。然后，利用準分子激光照射來激活及注入離子。接著，對柵電極44的表面作陽極氧化處理，使之成為陽極氧化膜3。柵電極44由此變窄，以致形成偏置區(qū)40，如圖7D所示。之后，形成層間絕緣膜45，并與柵絕緣膜43一起被刻圖，從而形成接觸孔2。再形成金屬膜并刻成源電極47和漏電48。最后，形成透明導電膜49，從而獲得圖5的具有偏置區(qū)的薄晶體管。
圖8A、8B、8C、8D和8E展示了與JP-A-4-360581公開的制造工藝等效的制造工藝的各步驟，圖6展示了由此制造工藝生產的薄膜晶體管的剖面圖。直至用于形成柵電極34的形成金屬膜的步驟為止，均與圖4A-4C所示相同。這些步驟之后，通過光刻工藝把金屬膜刻成柵電極34。用于柵電極34刻圖的光刻膠膜1留在該柵電極34之上，如圖8A所示。以柵電極34和光刻膠膜1兩者作為掩模，注入雜質離子，如圖8B所示，以此形成源區(qū)36a和漏區(qū)36b，如圖8C所示。接著，在光刻膠膜1仍留在柵電極之上的情況下，由濕法腐蝕除去柵電極34的兩側邊，如圖8D所示。結果，柵電極34變窄，由此形成偏置區(qū)30，如圖8E所示。除去光刻膠膜1之后，用準分子激光照射基片，激活及注入已注入的離子。之后，形成層間絕緣膜35，并與柵絕緣膜33一起刻圖，以致形成接觸孔。再形成金屬膜，并刻成有源電極37和漏電極38。最后，形成透明導電膜39，從而獲得圖6的具有偏置區(qū)的薄膜晶體管。
圖5的薄膜晶體管中，由陽極氧化處理形成偏置區(qū)，但陽極氧化膜的厚度受到限制。更具體地說，為了獲得足夠的偏置區(qū)寬度，必須增大陽極氧化膜的厚度。但是，如果增大陽極氧化膜的厚度，則柵電極的膜厚將隨之減小，并且電流無法很好地流動。此外，由于陽極氧化膜不僅形成在柵電極的兩側，而且還形成在其頂表面，所以層間絕緣膜的厚度將增大，因此極有可能導致源電極與漏電極出現(xiàn)斷路。此外，由于是通過柵電極的陽極氧化來形成偏置區(qū)，所以柵電極所用材料受到限制。另一方面，圖8A-8E的薄膜晶體管的制造工藝存在以下問題，在離子注入處理期間，作為雜質離子注入掩模的光刻膠膜，會產生硬化，以致無法除去該膜，正如圖4A-4I所示薄膜晶體管制造工藝那樣。此外，由濕法腐蝕除去柵電極的兩側需要高級技術。因此，難于控制偏置區(qū)。
為了實際上解決上述問題，完成了本發(fā)明，其基本目的是提供一種制造具有偏置柵極結構的晶體管的方法，以減少用于光刻工藝步驟的掩模數(shù)量，并可具有高的對準精度，以及使所得晶體管的可靠性提高。
為了實現(xiàn)上述目的，本發(fā)明提供一種具有偏置柵結構的晶體管的制造方法，其中偏置區(qū)形成在柵電極與源區(qū)之間以及柵電極與漏區(qū)之間，包括以下步驟在由絕緣材料制成的、或者其表面上具有絕緣膜的基片的頂表面上，按順序形成半導體膜、柵絕緣膜和柵電極;
以柵電極為掩模，在半導體膜中摻雜雜質離子，由此在半導體膜中形成源區(qū)和漏區(qū);
在柵電極和柵絕緣膜上形成光刻膠膜;
從基片后背使光刻膜曝光，以此形成寬度小于柵電極寬度的光刻膠圖形;
以光刻膠圖形為掩模，腐蝕柵電極的兩側面，由此在所述柵電極與源和漏區(qū)中的每一個之間形成具有特定寬度的偏置區(qū)。
通過控制對光刻膠膜的曝光時間、對光刻膠膜的顯影時間和對柵電極的腐蝕時間，可以控制偏置區(qū)的寬度。
此外，在偏置區(qū)形成步驟之后，以柵電極為掩模，按低于在源和漏區(qū)摻雜的雜質離子的濃度的濃度，在半導體膜中摻雜雜質離子，由此可獲得LDD(輕摻雜漏區(qū))結構。由此可實現(xiàn)晶體管性能的穩(wěn)定。
由于本發(fā)明的晶體管制造方法，在用于形成源和漏區(qū)的雜質離子注入中，以柵電極為掩模，所以形成源和漏區(qū)時不進行光刻步驟。另一方面，當形成用于腐蝕柵電極兩側面的光刻膠圖形時，需要進行光刻。但是，采用柵電極作為掩模進行光刻膠制圖時，無需形成光刻掩模。結果，與圖4A-4I的傳統(tǒng)薄膜晶體管制造方法相比，在那里，形成源和漏區(qū)時用光刻膠作為雜質離子注入掩模，本發(fā)明中用于光刻膠的制圖的光刻掩模數(shù)量減少了一個。因此，成本降低了。此外，由于不使用光刻膠膜作為離子注入膜，所以本發(fā)明的方法不存在光刻膠膜硬化及無法去除的問題。
另外，本發(fā)明的方法可以根據需要，通過調整后背曝光時間、顯影時間或柵腐蝕時間，來控制偏置區(qū)的寬度，獲得足夠寬度的偏置區(qū)，而不是象圖7A-7D的傳統(tǒng)薄膜晶體管制造方法那樣，是通過陽極氧化處理來獲得偏置區(qū)。此外，由于易于控制偏置區(qū)，所以可以降低關斷電流(Ioff)而不提高接通電流(Ion)。而且，由于不用陽極氧化處理，所以柵電極材料不受限制。
此外，由于本發(fā)明的晶體管制造方法，是通過自對準方式，利用后背曝光來形成用于使柵電極變窄的光刻膠圖形的，所以甚至可以按精細的晶體管結構來準確形成偏置區(qū)，因而本方法可以用于大尺寸顯示器。
通過以下的詳細說明，并參考附圖，可以更全面地了解本發(fā)明，但這并不構成對本發(fā)明的限制。
圖1是傳統(tǒng)薄膜晶體管的剖面圖。
圖2A、2B、2C、2D、2E、2F、2G和2H分別展示了圖1的薄膜晶體管所用制造工藝的各步驟。
圖3A是具有偏置柵極結構的傳統(tǒng)薄膜晶體管的平面圖。
圖3B是沿圖3A的線3B-3B的剖面圖。
圖4A、4B、4C、4D、4E、4F、4G、4H和4I分別展示了圖3A和3B的薄膜晶體管所用制造工藝的各步驟。
圖5是另一種具有偏置柵極結構的傳統(tǒng)薄膜晶體管的剖面圖。
圖6是又一種具有偏置柵極結構的傳統(tǒng)薄膜晶體管的剖面圖。
圖7A、7B、7C和7D展示了圖5的薄膜晶體管所用制造工藝的某些步驟。
圖8A、8B、8C、8D和8E展示了圖6的薄膜晶體管所用制造工藝的某些步驟。
圖9A是采用本發(fā)明第一實施例的制造工藝生產的具有偏置柵極結構的薄膜晶體管的平面圖。
圖9B是沿圖9A的線9B-9B的剖面圖。
圖10A、10B、10C、10D、10E、10F、10G、10H、10I和10J分別展示了圖9A和9B的薄膜晶體管所用制造工藝的各步驟。
圖11是采用本發(fā)明第二實施例的制造工藝生產的具有偏置柵極結構的薄膜晶體管的剖面圖。
圖12A和12B展示了圖11的薄膜晶體管所用制造工藝的某些步驟。
第一實施例圖9A是采用圖10A-10J所示的本發(fā)明第一實施例的制造工藝生產的薄膜晶體管的平面圖，圖9B是沿圖9A的線9B-9B的剖面圖。以下結合這些圖說明本實施例的制造工藝。
首先，在玻璃基片1上形成非晶半導體(a-Si)膜12a，這是采用CVD、濺射等形成的本征半導體膜，厚度為30～150nm數(shù)量級，如圖10A所示。其上形成有絕緣膜的基片也可用來代替玻璃基片。
然后，把非晶半導體膜12a刻成特定構型，并用準分子激光進行局部照射，以使部分非晶半導體膜12a生長成為多晶半導體(P-Si)膜12b，如圖10B所示。
之后，采用TEOS(四乙基原硅酸鹽)法、CVD法、濺射法等，形成厚度為100nm數(shù)量級的SiO2或其它適合材料的絕緣膜(即柵絕緣膜)13，如圖10c所示。隨后，采用導電材料，例如Ta、Nb、Al或其它金屬、摻雜有n型或p型雜質的Si、或ITO，形成膜厚為200nm數(shù)量級的膜作為柵電極14。利用光刻工藝或其它方法把該膜刻成柵電極14。在此步驟獲得的柵電極14的寬度(即源與漏區(qū)之間的尺寸)，被定為大于最終的薄膜晶體管中柵電極的設計寬度，大于的部分即是后面要形成的偏置區(qū)的寬度。
接著，采用離子注入法，以柵電極14為掩模，把由磷為代表5價元素離子或者由硼為代表的3價元素離子摻雜入多晶半導體(P-Si)膜12b，如圖10D所示。離子注入所用加速電壓為10KV～70KV，離子劑量為1×1015/Cm2～1×1017/cm2。作為雜質離子的摻雜結果，形成了源區(qū)16和漏區(qū)16b。然后，用準分子激光照射基片，激活及注入源和漏區(qū)中的離子。
接著，用光刻膠1涂覆基片的整個頂表面。以柵電極14為掩模，從基片背側對光刻膠1曝光，如圖10E所示。此時，為了使光刻膠1的圖形窄于柵寬度，曝光時間長于通常時間，如圖10F所示。顯然，由于可根據需要來控制曝光時間，以此改變光刻膠1的圖形寬度，所以柵電極14的寬度是可控的。還可以通過控制顯影時間來控制光刻膠圖形。也可通過控制腐蝕時間來控制柵電極14的圖形。
接著，采用光刻膠1圖形為掩模，再次腐蝕柵電極14，使之更窄。結果，形成偏置區(qū)10，如圖10G所示。柵電極14在每側最好蝕刻約0.5～2.0微米，更好地為1.0～1.5微米。按此摻雜，晶體管可具有優(yōu)異的關斷性能和高的接通電流/關斷電流比例。
在除去光刻膠膜1之后，在整個基片上形成SiNX、Sio2或其它合適材料的絕緣膜15，厚約為300～400nm。對絕緣膜15和柵絕緣膜13一起刻圖，由此形成接觸孔2，如圖10H所示。
接著，淀積厚約500～600nm的金屬材料膜如Al或Mo，或者導電材料膜如ITO，如圖10I所示。再以特定圖形把膜制成源電極17和漏電極18，如圖10J所示。
最后，按特定圖形形成透明導電膜如ITO膜，用作象素電極19，制成圖9A和9B所示的薄膜晶體管。
第二實施例圖11是采用圖12A-12B所示的本發(fā)明第二實施例的制造工藝生產的具有偏置柵極結構的薄膜晶體管的剖面圖。以下結合這些圖說明本實施例的制造工藝在第二實施例的制造工藝中，直至形成偏置區(qū)20的步驟為止，均與上述第一實施例的制造工藝相同，故在此略去這些步驟的說明。
在形成偏置區(qū)20之后，進行離子注入，所用雜質與在源區(qū)26a和漏區(qū)26b摻雜的雜質相同，加速電壓為10～70KV，低濃度劑量為1×1012/cm2～1×1015/cm2。低濃度離子注入使得偏置區(qū)20變成LDD(輕摻雜漏)區(qū)4。
隨后，與第一實施例的制造方法相同，在除去光刻膠膜之后，在整個基片上形成SiNX、SiO2或其它合適材料的絕緣膜25，厚約為300～400nm。對絕緣膜25和柵絕緣膜23一起刻圖，形成接觸孔2。之后，淀積金屬材料如Al或Mo的膜，或者導電材料如ITO的膜，厚約500～600nm，并按特定圖形刻成源電極27和漏電極28。最后，按特定圖形形成透明導電膜如ITO，作為象素電極29，制成圖11所示的薄膜晶體管。
顯然，以上所說明的本發(fā)明可按許多方式進行變化。這種變化不會被以為可脫離本發(fā)明的精神和范圍，而且所有這種對于本領域的普通技術人員來說是顯而易見的改進均將被包含在以下的權利要求書的范圍內。
權利要求
1.一種具有偏置柵極結構的晶體管的制造方法，其中偏置區(qū)形成在柵電極與源區(qū)之間、以及柵電極與漏區(qū)之間，包括以下步驟在由絕緣材料形成的、或者其表面上具有絕緣膜的基片頂表面上，按順序形成半導體膜、柵絕緣膜和柵電極；以所述柵電極為掩模，在所述半導體膜中摻雜雜質離子，由此在半導體膜中形成源區(qū)和漏區(qū)；在所述柵電極和柵絕緣膜上形成光刻膠膜；從所述基片背側對所述光刻膠膜曝光，形成寬度小于所述柵電極寬度的光刻膠圖形，以所述光刻膠圖形作為掩模，腐蝕所述柵電極的兩側表面，由此在所述柵電極與所述源和漏區(qū)中的每一個之間形成特定寬度的偏置區(qū)。
2.根據權利要求1的晶體管制造方法，其中所述半導體膜是本片半導體膜。
3.根據權利要求1的晶體管制造方法，通過控制對所述光刻膠膜的曝光時間，來控制所述偏置區(qū)的寬度。
4.根據權利要求1的晶體管制造方法，通過控制對所述光刻膠膜的顯影時間，來控制所述偏置區(qū)的寬度。
5.根據權利要求1的晶體管制造方法，通過控制對所述柵電極的腐蝕時間，來控制所述偏置區(qū)的寬度。
6.根據權利要求1的晶體管制造方法，還包括以下步驟在形成所述偏置區(qū)的步驟之后，以所述柵電極為掩模，按低于在所述源和漏區(qū)已摻雜的雜質離子濃度的濃度，在所述半導體膜中摻雜雜質離子。
全文摘要
以形成在半導體膜之上的柵電極內掩模，把雜質離子注入半導體膜。之后，在包括柵電極的基片上形成光刻膠膜。從柵電極后背使柵電極上的光刻膠膜曝光。按此自對準方法，形成寬度窄于柵電極的光刻膠圖形。然后以光刻膠圖形為掩模，通過腐蝕使柵電極變窄，從而獲得膜晶體管的偏置柵極結構。
文檔編號H01L21/336GK1111819SQ94120059
公開日1995年11月15日 申請日期1994年12月20日 優(yōu)先權日1993年12月20日
發(fā)明者畑明宏, 島田康憲 申請人:夏普公司