本發(fā)明涉及半導(dǎo)體，具體而言涉及一種測(cè)試結(jié)構(gòu)及其制備方法。

背景技術(shù)：

1、cmos圖像傳感器(cis)已被用于許多領(lǐng)域，如機(jī)器視覺、汽車、分析儀器和吸收成像等。隨著傳感技術(shù)的不斷發(fā)展，寬動(dòng)態(tài)范圍(wdr)已經(jīng)成為cis性能提升的主要方向。在目前wdr技術(shù)中，橫向溢出集成電容技術(shù)(lofic)可以積累來自pd和fd電容器的溢出電子，并在單個(gè)曝光中讀出具有不同靈敏度的信號(hào)，是wdr技術(shù)的研究熱點(diǎn)。寬動(dòng)態(tài)范圍cis可以通過引入橫向溢出集成溝槽電容器(trench?lofic)來提高信號(hào)切換點(diǎn)的最大信噪比和信噪比。其中，橫向溢出集成溝槽電容器(trench?lofic)中具有溝槽金屬-絕緣體-金屬(mim)電容。

2、在溝槽mim電容的工藝開發(fā)中，有很多技術(shù)難點(diǎn)，包括上、下極板的電阻監(jiān)控。通過電阻監(jiān)控可以幫助工程師更快、更準(zhǔn)確的發(fā)現(xiàn)導(dǎo)致溝槽mim電容失效的原因，從而準(zhǔn)確定位的改善相應(yīng)制程工藝。

技術(shù)實(shí)現(xiàn)思路

1、在
技術(shù)實(shí)現(xiàn)要素：
部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

2、本發(fā)明提供了一種測(cè)試結(jié)構(gòu)，其特征在于，包括：

3、溝槽電容，所述溝槽電容包括由下至上依次設(shè)置的下極板、電容介質(zhì)層和上極板，所述溝槽電容包括至少兩個(gè)溝槽區(qū)域；

4、測(cè)試層，所述測(cè)試層與所述溝槽電容的下極板相連接，所述測(cè)試層包括與所述溝槽電容的溝槽區(qū)域一一對(duì)應(yīng)設(shè)置的測(cè)試單元，所述測(cè)試單元分隔設(shè)置；

5、其中，所述測(cè)試單元分別引出四端測(cè)試法的端口。

6、示例性地，所述測(cè)試結(jié)構(gòu)用于測(cè)試所述溝槽電容的下極板在所述溝槽區(qū)域處的接觸電阻。

7、示例性地，所述分隔設(shè)置的測(cè)試單元之間經(jīng)由所述溝槽電容的下極板構(gòu)成測(cè)試通路。

8、示例性地，所述四端測(cè)試法的端口包括兩個(gè)加載端和兩個(gè)感測(cè)端，所述兩個(gè)加載端分別由不同的測(cè)試單元引出，所述兩個(gè)感測(cè)端分別由不同的測(cè)試單元引出。

9、示例性地，所述測(cè)試層包括與所述溝槽電容兩端的溝槽區(qū)域?qū)?yīng)設(shè)置的第一測(cè)試單元和第二測(cè)試單元，所述第一測(cè)試單元和所述第二測(cè)試單元分別引出第一電流感測(cè)端和第一電壓加載端，所述測(cè)試層還包括與所述溝槽電容中間的溝槽區(qū)域?qū)?yīng)設(shè)置的第三測(cè)試單元，所述第三測(cè)試單元的兩端分別引出第二電流感測(cè)端和第二電壓加載端。

10、示例性地，所述第一電流感測(cè)端和所述第一電壓加載端沿第一方向延伸，所述第二電流感測(cè)端和第二電壓加載端沿第二方向延伸，所述第一方向與所述第二方向相交。

11、示例性地，所述溝槽電容包括金屬-絕緣體-金屬電容，所述上極板和所述下極板采用金屬材料形成，所述介質(zhì)層采用高介電常數(shù)介質(zhì)材料形成。

12、示例性地，所述測(cè)試結(jié)構(gòu)還包括頂部金屬層和金屬插塞，所述頂部金屬層經(jīng)由所述金屬插塞連接至所述溝槽電容的上極板。

13、本發(fā)明還提供一種測(cè)試結(jié)構(gòu)的制備方法，包括：

14、形成測(cè)試層并圖案化所述測(cè)試層，以形成至少兩個(gè)測(cè)試單元，所述至少兩個(gè)測(cè)試單元互不連接，所述測(cè)試單元分別引出四端測(cè)試法的端口；

15、在所述測(cè)試層上形成介質(zhì)層，蝕刻所述介質(zhì)層以在每個(gè)所述測(cè)試單元上方形成溝槽直至露出所述測(cè)試單元的表面；

16、依次形成覆蓋所述介質(zhì)層以及所述溝槽的下極板、電容介質(zhì)層和上極板，以形成溝槽電容。

17、示例性地，在圖案化所述測(cè)試層之后，還包括：

18、在所述測(cè)試單元之間填充隔離材料，以形成分隔設(shè)置的測(cè)試單元；

19、對(duì)所述測(cè)試單元以及所述隔離材料進(jìn)行平坦化處理。

20、根據(jù)本發(fā)明提供的測(cè)試結(jié)構(gòu)及其制備方法，通過在溝槽電容的每個(gè)溝槽區(qū)域下方設(shè)置一一對(duì)應(yīng)的測(cè)試單元，且測(cè)試單元分隔設(shè)置，從測(cè)試單元分別引出用于四端測(cè)試法的端口，以使測(cè)試單元之間經(jīng)由溝槽電容的下極板構(gòu)成用于四端測(cè)試法的的測(cè)試通路，從而實(shí)現(xiàn)溝槽電容的下極板在溝槽區(qū)域處的接觸電阻的監(jiān)控，幫助工程師更快、更準(zhǔn)確的發(fā)現(xiàn)導(dǎo)致溝槽電容失效的原因，便于進(jìn)行相應(yīng)改善。

技術(shù)特征：

1.一種測(cè)試結(jié)構(gòu)，其特征在于，包括：

2.如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于，所述測(cè)試結(jié)構(gòu)用于測(cè)試所述溝槽電容的下極板在所述溝槽區(qū)域處的接觸電阻。

3.如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于，所述分隔設(shè)置的測(cè)試單元之間經(jīng)由所述溝槽電容的下極板構(gòu)成測(cè)試通路。

4.如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于，所述四端測(cè)試法的端口包括兩個(gè)加載端和兩個(gè)感測(cè)端，所述兩個(gè)加載端分別由不同的測(cè)試單元引出，所述兩個(gè)感測(cè)端分別由不同的測(cè)試單元引出。

5.如權(quán)利要求4所述的測(cè)試結(jié)構(gòu)，其特征在于，所述測(cè)試層包括與所述溝槽電容兩端的溝槽區(qū)域?qū)?yīng)設(shè)置的第一測(cè)試單元和第二測(cè)試單元，所述第一測(cè)試單元和所述第二測(cè)試單元分別引出第一電流感測(cè)端和第一電壓加載端，所述測(cè)試層還包括與所述溝槽電容中間的溝槽區(qū)域?qū)?yīng)設(shè)置的第三測(cè)試單元，所述第三測(cè)試單元的兩端分別引出第二電流感測(cè)端和第二電壓加載端。

6.如權(quán)利要求5所述的測(cè)試結(jié)構(gòu)，其特征在于，所述第一電流感測(cè)端和所述第一電壓加載端沿第一方向延伸，所述第二電流感測(cè)端和第二電壓加載端沿第二方向延伸，所述第一方向與所述第二方向相交。

7.如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于，所述溝槽電容包括金屬-絕緣體-金屬電容，所述上極板和所述下極板采用金屬材料形成，所述介質(zhì)層采用高介電常數(shù)介質(zhì)材料形成。

8.如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)，其特征在于，還包括頂部金屬層和金屬插塞，所述頂部金屬層經(jīng)由所述金屬插塞連接至所述溝槽電容的上極板。

9.一種測(cè)試結(jié)構(gòu)的制備方法，其特征在于，包括：

10.如權(quán)利要求9所述的制備方法，其特征在于，在圖案化所述測(cè)試層之后，還包括：

技術(shù)總結(jié)
本發(fā)明公開了一種測(cè)試結(jié)構(gòu)及其制備方法，所述測(cè)試結(jié)構(gòu)包括溝槽電容和測(cè)試層，所述溝槽電容包括由下至上依次設(shè)置的下極板、電容介質(zhì)層和上極板，所述溝槽電容包括至少兩個(gè)溝槽區(qū)域，所述測(cè)試層與所述溝槽電容的下極板相連接，所述測(cè)試層包括與所述溝槽電容的溝槽區(qū)域一一對(duì)應(yīng)設(shè)置的測(cè)試單元，所述測(cè)試單元分隔設(shè)置，所述測(cè)試單元分別引出四端測(cè)試法的端口。根據(jù)本發(fā)明提供的測(cè)試結(jié)構(gòu)及其制備方法，通過使分隔設(shè)置的測(cè)試單元之間經(jīng)由所述溝槽電容的下極板構(gòu)成用于四端測(cè)試法的測(cè)試通路，從而實(shí)現(xiàn)溝槽電容的下極板在溝槽區(qū)域處的接觸電阻的監(jiān)控，幫助工程師更快、更準(zhǔn)確的發(fā)現(xiàn)導(dǎo)致溝槽電容失效的原因，便于進(jìn)行相應(yīng)改善。

技術(shù)研發(fā)人員：高俊九,李志偉
受保護(hù)的技術(shù)使用者：榮芯半導(dǎo)體（淮安）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26