本發(fā)明屬于半導(dǎo)體封裝，具體涉及一種提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)。

背景技術(shù)：

1、系統(tǒng)級封裝system?in?a?package(sip)是將電子電路集成到一個封裝體的最佳方案，而所有的集成電路都包含電源模擬電路與數(shù)字處理電路，其中電源模擬電路需要較大的焊盤提供充足的電流，為了加大焊盤與減少接觸不良風(fēng)險，只能夠多增加電源供電的焊盤，造成腳位增多，后序的貼片上板較為困難。

2、現(xiàn)有的sip封裝技術(shù)，包括bga與lga封裝形式，其焊盤腳位無論是方形腳，圓形腳，單一發(fā)散排布，數(shù)組規(guī)則排布，所有焊盤都在底部，而部分引腳需要較大電流或較大散熱面積時，就需要兩個或以上的焊盤，這樣就會造成因焊盤增加使焊盤間隙減少，導(dǎo)致焊接失效風(fēng)險提高，并且模擬訊號與數(shù)字訊號干擾大，需要額外增加空腳蔽空，同時因焊盤增加造成焊錫用量增加，成本較高。

技術(shù)實現(xiàn)思路

1、(1)要解決的技術(shù)問題

2、針對現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)旨在解決現(xiàn)有的sip封裝技術(shù)所有焊盤都在底部，使用兩個或以上的焊盤散熱時，會使焊盤間隙減少，導(dǎo)致焊接失效風(fēng)險提高，同時因焊盤增加造成焊錫用量增加，成本較高的技術(shù)問題。

3、(2)技術(shù)方案

4、為了解決上述技術(shù)問題，本發(fā)明提供了這樣一種提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)包括封裝體、pcb基板和半導(dǎo)體芯片主體，pcb基板包括pcb層，pcb層的上表面設(shè)置有多個頂層焊盤引腳，pcb層的下表面設(shè)置有多個底層焊盤引腳，頂層焊盤引腳和底層焊盤引腳通過側(cè)焊盤引腳電性連接，底層焊盤引腳和側(cè)焊盤引腳在封裝體的下表面和側(cè)面裸露；還包括半導(dǎo)體芯片主體，半導(dǎo)體芯片主體安裝在封裝體的內(nèi)部并與多個頂層焊盤引腳電性連接。

5、優(yōu)選地，封裝體為絕緣的環(huán)氧樹脂材料，封裝體的外表面開設(shè)有與側(cè)焊盤引腳相對應(yīng)的凹槽。

6、進一步的，側(cè)焊盤引腳的長度小于封裝體的厚度，側(cè)焊盤引腳與封裝體的外表面平齊。

7、更進一步的，pcb層的厚度為1.7-2.2mm，頂層焊盤引腳和底層焊盤引腳的厚度為0.15-0.25mm。

8、更進一步的，封裝結(jié)構(gòu)的封裝方法包括如下步驟：

9、步驟一、準(zhǔn)備具有頂層線路和底層線路的pcb基板，然后使用掩膜材料將頂層線路和底層線路分割成多個安裝區(qū)；

10、步驟二、采用蝕刻方法加工頂層線路和底層線路，然后揭開掩膜材料形成頂層焊盤引腳、底層焊盤引腳和切割道，并使切割道位于相鄰兩個安裝區(qū)之間；

11、步驟三、在頂層焊盤引腳與切割道的交界處進行過孔處理并形成通孔，然后在通孔內(nèi)填補導(dǎo)電材料形成側(cè)焊盤引腳，側(cè)焊盤引腳使pcb基板的頂層焊盤引腳和底層焊盤引腳連接；

12、步驟四、通過焊接材料將半導(dǎo)體芯片主體配置于pcb層的上表面，然后使用金屬導(dǎo)線與頂層焊盤引腳連接；

13、步驟五、控制切割設(shè)備沿規(guī)劃的切割道對pcb基板進行切割，獲得焊接有半導(dǎo)體芯片主體的獨立結(jié)構(gòu)；

14、步驟六、采用注塑方法用塑封材料包覆密封頂層焊盤引腳、半導(dǎo)體芯片主體和金屬導(dǎo)線，塑封完成后進行烘烤固化形成可靠性的半導(dǎo)體芯片封裝結(jié)構(gòu)。

15、更進一步的，頂層焊盤引腳和底層焊盤引腳均位于安裝區(qū)的內(nèi)部。

16、更進一步的，掩膜材料包括遮蓋頂層焊盤引腳和底層焊盤引腳的引腳掩膜，多個引腳掩膜形成有橫掩膜條和豎掩膜條，安裝區(qū)由橫掩膜條和豎掩膜條圍繞而成。

17、更進一步的，步驟三中在通孔內(nèi)填補導(dǎo)電材料時將內(nèi)壁的灰塵清除干凈，然后將pcb基板放在平板上，接著填充包含金屬粉末和溶劑的導(dǎo)電材料，導(dǎo)電材料固化后將pcb基板的上下兩側(cè)銑削平整。

18、更進一步的，通孔貫穿頂層焊盤引腳、pcb層和底層焊盤引腳，通孔為長條形結(jié)構(gòu)且垂直于pcb基板，步驟五中對pcb基板進行切割時緊貼側(cè)焊盤引腳。

19、更進一步的，切割設(shè)備為激光切割或等離子射線切割中的一種。

20、(3)有益效果

21、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于：

22、本發(fā)明封裝體四邊具備側(cè)焊盤引腳，焊接時如果底層焊盤引腳處的錫過量，會有部分錫沾到裸露的側(cè)焊盤引腳部分，由于爬錫現(xiàn)象，多余的錫會被引導(dǎo)到側(cè)焊盤引腳處，因此能夠避免焊盤間隙減少導(dǎo)致焊接失效的情況，焊盤之間不會產(chǎn)生干涉或短路的可能性，減少焊錫用量，極大的提高了焊接質(zhì)量，成本較低。

23、上述方案中，該封裝結(jié)構(gòu)在pcb基板的側(cè)邊位置增加類似郵票孔的結(jié)構(gòu)，而郵票孔多余的結(jié)構(gòu)經(jīng)過封裝切割工序切除，最終完成在pcb基板的側(cè)邊增加與板厚相同的焊盤，從而使封裝體四邊具備側(cè)焊盤引腳，使焊盤增大，確保后序貼片上板更牢靠，提升產(chǎn)品可靠性與增加大電流特性。

技術(shù)特征：

1.一種提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于：該封裝結(jié)構(gòu)包括封裝體(1)和pcb基板(2)，所述pcb基板(2)包括pcb層(3)，所述pcb層(3)的上表面設(shè)置有多個頂層焊盤引腳(4)，所述pcb層(3)的下表面設(shè)置有多個底層焊盤引腳(5)，所述頂層焊盤引腳(4)和底層焊盤引腳(5)通過側(cè)焊盤引腳(6)電性連接，所述底層焊盤引腳(5)和側(cè)焊盤引腳(6)在封裝體(1)的下表面和側(cè)面裸露；

2.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于，所述封裝體(1)為絕緣的環(huán)氧樹脂材料，所述封裝體(1)的外表面開設(shè)有與側(cè)焊盤引腳(6)相對應(yīng)的凹槽。

3.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于，所述側(cè)焊盤引腳(6)的長度小于封裝體(1)的厚度，所述側(cè)焊盤引腳(6)與封裝體(1)的外表面平齊。

4.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于，所述pcb層(3)的厚度為1.7-2.2mm，所述頂層焊盤引腳(4)和底層焊盤引腳(5)的厚度為0.15-0.25mm。

5.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)的封裝方法包括如下步驟：

6.根據(jù)權(quán)利要求4所述的提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于，所述頂層焊盤引腳(4)和底層焊盤引腳(5)均位于安裝區(qū)(11)的內(nèi)部。

7.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于，所述掩膜材料(15)包括遮蓋頂層焊盤引腳(4)和底層焊盤引腳(5)的引腳掩膜(1503)，多個所述引腳掩膜(1503)形成有橫掩膜條(1501)和豎掩膜條(1502)，所述安裝區(qū)(11)由橫掩膜條(1501)和豎掩膜條(1502)圍繞而成。

8.根據(jù)權(quán)利要求1所述的提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于，所述步驟三中在通孔(13)內(nèi)填補導(dǎo)電材料時將內(nèi)壁的灰塵清除干凈，然后將pcb基板(2)放在平板上，接著填充包含金屬粉末和溶劑的導(dǎo)電材料，導(dǎo)電材料固化后將pcb基板(2)的上下兩側(cè)銑削平整。

9.根據(jù)權(quán)利要求8所述的提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于，所述通孔(13)貫穿頂層焊盤引腳(4)、pcb層(3)和底層焊盤引腳(5)，所述通孔(13)為長條形結(jié)構(gòu)且垂直于pcb基板(2)，步驟五中對pcb基板(2)進行切割時緊貼側(cè)焊盤引腳(6)。

10.根據(jù)權(quán)利要求9所述的提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，其特征在于，所述切割設(shè)備為激光切割或等離子射線切割中的一種。

技術(shù)總結(jié)
本發(fā)明公開了一種提高半導(dǎo)體芯片sip封裝可靠性的封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)旨在解決現(xiàn)有的SIP封裝技術(shù)所有焊盤都在底部，使用兩個或以上的焊盤散熱時，會使焊盤間隙減少，導(dǎo)致焊接失效風(fēng)險提高，同時因焊盤增加造成焊錫用量增加，成本較高的技術(shù)問題。該封裝結(jié)構(gòu)包括封裝體、PCB基板和半導(dǎo)體芯片主體，PCB基板包括PCB層，PCB層的上表面設(shè)置有多個頂層焊盤引腳。本發(fā)明的封裝結(jié)構(gòu)在PCB基板的側(cè)邊位置增加類似郵票孔的結(jié)構(gòu)，而郵票孔多余的結(jié)構(gòu)經(jīng)過封裝切割工序切除，最終完成在PCB基板的側(cè)邊增加與板厚相同的焊盤，從而使封裝體四邊具備側(cè)焊盤引腳，使焊盤增大，確保后序貼片上板更牢靠，提升產(chǎn)品可靠性與增加大電流特性，成本較低。

技術(shù)研發(fā)人員：張治強,盧冠華,陳寶純,張茜
受保護的技術(shù)使用者：廣東長興半導(dǎo)體科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30