本申請涉及半導(dǎo)體領(lǐng)域，具體而言，涉及具有半超結(jié)結(jié)構(gòu)的mosfet器件及其制造方法。

背景技術(shù)：

1、現(xiàn)代電力電子裝置正朝著高功率密度和高效率的方向發(fā)展。碳化硅(sic)功率器件因其卓越的高壓、高頻、高溫和高功率密度等器件特性，近年來在高效電能轉(zhuǎn)換領(lǐng)域得到了迅速發(fā)展。

2、就結(jié)構(gòu)上來說，碳化硅mosfet具有平面型和溝槽型兩種。溝槽型功率mosfet器件具有集成度高、導(dǎo)通電阻低、開關(guān)速度快、開關(guān)損耗小等優(yōu)點(diǎn)，因而幾乎在低壓和高壓領(lǐng)域全面地替代了平面型功率mosfet器件，成為了相關(guān)應(yīng)用的主流。

3、但隨著應(yīng)用領(lǐng)域的廣泛擴(kuò)展及設(shè)備性能的不斷提升，人們對更低導(dǎo)通電阻的溝槽型功率mosfet器件的需求也越來越高。超結(jié)結(jié)構(gòu)作為一種有效降低電場提高耐壓的結(jié)構(gòu)，如果應(yīng)用于溝槽型功率mosfet則可以獲得更低的柵氧化層電場強(qiáng)度和更低的導(dǎo)通電阻。

4、有鑒于此，需要提出一種改進(jìn)的mosfet器件。

技術(shù)實(shí)現(xiàn)思路

1、本申請的實(shí)施例提供了一種具有半超結(jié)結(jié)構(gòu)的mosfet器件及其制造方法，用于提升器件耐壓特性。

2、根據(jù)本申請的一方面，提供一種具有半超結(jié)結(jié)構(gòu)的mosfet器件的制造方法，所述方法包括如下步驟：提供襯底，并在所述襯底上自下而上依次形成n型層、p型層和以n型材料參雜的源區(qū)層；刻蝕貫穿所述n型層、所述p型層和所述源區(qū)層的第一溝槽；沿所述第一溝槽注入p型材料，以在所述襯底內(nèi)形成第一p柱；刻蝕貫穿所述源區(qū)層的第二溝槽；以及沿所述第二溝槽注入p型材料，以形成貫穿所述襯底、所述n型層的第二p柱。

3、在本申請的一些實(shí)施例中，可選地，在所述襯底上自下而上依次形成n型層、p型層和以n型材料參雜的源區(qū)層包括：在所述襯底中的第一深度范圍內(nèi)注入n型材料以形成所述n型層；向所述n型層的第二深度以上部分注入p型材料以反型形成到達(dá)所述襯底上表面的所述p型層；以及向所述p型層的第三深度以上部分注入n型材料以形成所述源區(qū)層。

4、在本申請的一些實(shí)施例中，可選地，刻蝕貫穿所述n型層、所述p型層和所述源區(qū)層的第一溝槽包括：在所述源區(qū)層上方沉積硬掩模層；對所述硬掩模層刻蝕以形成第一圖案；以及根據(jù)所述第一圖案對所述源區(qū)層、所述p型層、所述n型層進(jìn)行刻蝕，以形成所述第一溝槽。

5、在本申請的一些實(shí)施例中，可選地，刻蝕貫穿所述源區(qū)層的第二溝槽包括：在所述第一溝槽表面沉積二氧化硅層，并旋涂光阻材料以覆蓋所述二氧化硅層和所述硬掩模層；對所述光阻材料曝光以移除其一部分，從而形成第二圖案；根據(jù)所述第二圖案對所述二氧化硅層進(jìn)行刻蝕，以形成所述第二溝槽；以及移除所述光阻材料的剩余部分。

6、在本申請的一些實(shí)施例中，可選地，所述方法還包括如下步驟：移除所述第一溝槽表面上的所述二氧化硅層；濺射碳膜并激活退火；去除所述碳膜；在所述第一溝槽內(nèi)生長柵氧并沉積多晶硅；移除所述源區(qū)層之上的多晶硅；在所述源區(qū)層上沉積二氧化硅；在所述第二溝槽之上對所述二氧化硅、所述p型層進(jìn)行刻蝕，以形成進(jìn)入到所述p型層的接觸孔；在所述接觸孔內(nèi)沉積鎢塞；以及沉積金屬層以引出電極。

7、在本申請的一些實(shí)施例中，可選地，所述n型層的參雜濃度低于所述p型層的參雜濃度，并且所述p型層的參雜濃度低于所述源區(qū)層的參雜濃度。

8、在本申請的一些實(shí)施例中，可選地，所述第一p柱最窄處的寬度小于所述第二p柱最窄處的寬度。

9、在本申請的一些實(shí)施例中，可選地，所述第一p柱的深度大于所述第二p柱的深度。

10、在本申請的一些實(shí)施例中，可選地，沿所述第一溝槽注入p型材料包括：沿所述第一溝槽以相對于垂直于所述沉淀呈預(yù)定角度的方式注入p型材料，以使得所述第一p柱呈上寬下窄的構(gòu)造。

11、在本申請的一些實(shí)施例中，可選地，沿所述第一溝槽注入p型材料包括：沿所述第一溝槽以相對于垂直于所述沉淀呈預(yù)定角度的方式注入p型材料，以形成所述第一p柱的第一部分；以及沿所述第一溝槽從垂直方向注入p型材料，以形成所述第一p柱的第二部分。

12、在本申請的一些實(shí)施例中，可選地，所述第一p柱的參雜濃度、所述第二p柱的參雜濃度以及n型層的參雜濃度基本相當(dāng)。

13、在本申請的一些實(shí)施例中，可選地，所述襯底材料包括sic，所述n型材料包括p元素，和/或所述p型材料為金屬al。

14、根據(jù)本申請的另一方面，提供一種具有半超結(jié)結(jié)構(gòu)的mosfet器件，包括至少一個晶體管單元，所述晶體管單元包括：襯底及其上自下而上依次形成的n型層、p型層和以n型材料參雜的源區(qū)層；第一p柱，其位于所述襯底內(nèi)；和第二p柱，其貫穿所述襯底、所述n型層。

15、在本申請的一些實(shí)施例中，可選地，所述第一p柱最窄處的寬度小于所述第二p柱最窄處的寬度。

16、在本申請的一些實(shí)施例中，可選地，所述第一p柱的深度大于所述第二p柱的深度。

17、在本申請的一些實(shí)施例中，可選地，所述第一p柱呈上寬下窄的構(gòu)造。

18、在本申請的一些實(shí)施例中，可選地，所述第一p柱的參雜濃度、所述第二p柱的參雜濃度以及n型層的參雜濃度基本相當(dāng)。

19、根據(jù)本申請的另一方面，提供一種具有半超結(jié)結(jié)構(gòu)的mosfet器件，其特征在于，所述mosfet器件根據(jù)如上文所述的任意一種方法制造。

技術(shù)特征：

1.一種具有半超結(jié)結(jié)構(gòu)的mosfet器件的制造方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其中，在所述襯底上自下而上依次形成n型層、p型層和以n型材料參雜的源區(qū)層包括：

3.根據(jù)權(quán)利要求1所述的方法，其中，刻蝕貫穿所述n型層、所述p型層和所述源區(qū)層的第一溝槽包括：

4.根據(jù)權(quán)利要求3所述的方法，其中，刻蝕貫穿所述源區(qū)層的第二溝槽包括：

5.根據(jù)權(quán)利要求4所述的方法，還包括：

6.根據(jù)權(quán)利要求1所述的方法，其中，所述n型層的參雜濃度低于所述p型層的參雜濃度，并且所述p型層的參雜濃度低于所述源區(qū)層的參雜濃度。

7.根據(jù)權(quán)利要求1所述的方法，其中，所述第一p柱最窄處的寬度小于所述第二p柱最窄處的寬度。

8.根據(jù)權(quán)利要求1所述的方法，其中，所述第一p柱的深度大于所述第二p柱的深度。

9.根據(jù)權(quán)利要求1所述的方法，其中，沿所述第一溝槽注入p型材料包括：沿所述第一溝槽以相對于垂直于所述沉淀呈預(yù)定角度的方式注入p型材料，以使得所述第一p柱呈上寬下窄的構(gòu)造。

10.根據(jù)權(quán)利要求1所述的方法，其中，沿所述第一溝槽注入p型材料包括：

11.根據(jù)權(quán)利要求1所述的方法，其中，所述第一p柱的參雜濃度、所述第二p柱的參雜濃度以及n型層的參雜濃度基本相當(dāng)。

12.根據(jù)權(quán)利要求1所述的方法，其中，所述襯底材料包括sic，所述n型材料包括p元素，和/或所述p型材料為金屬al。

13.一種具有半超結(jié)結(jié)構(gòu)的mosfet器件，包括至少一個晶體管單元，其特征在于，所述晶體管單元包括：

14.一種具有半超結(jié)結(jié)構(gòu)的mosfet器件，其特征在于，所述mosfet器件根據(jù)如權(quán)利要求1-12項(xiàng)中任一項(xiàng)所述的方法制造。

技術(shù)總結(jié)
本申請涉及具有半超結(jié)結(jié)構(gòu)的MOSFET器件及其制造方法，所述方法包括如下步驟：提供襯底，并在所述襯底上自下而上依次形成N型層、P型層和以N型材料參雜的源區(qū)層；刻蝕貫穿所述N型層、所述P型層和所述源區(qū)層的第一溝槽；沿所述第一溝槽注入P型材料，以在所述襯底內(nèi)形成第一P柱；刻蝕貫穿所述源區(qū)層的第二溝槽；以及沿所述第二溝槽注入P型材料，以形成貫穿所述襯底、所述N型層的第二P柱。

技術(shù)研發(fā)人員：柯行飛,李道會
受保護(hù)的技術(shù)使用者：蔚來動力科技（合肥）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2