本實(shí)用新型涉及集成電路技術(shù)領(lǐng)域，具體為一種雙極線性穩(wěn)壓器全芯片 ESD保護(hù)結(jié)構(gòu)。

背景技術(shù)：

目前主流應(yīng)用的雙極低壓差線性穩(wěn)壓電源帶使能控制、錯(cuò)誤標(biāo)示輸出，其結(jié)構(gòu)如圖1所示，該電路結(jié)構(gòu)相較三端端穩(wěn)壓器，在偏置電路中引入使能控制電路，使能端的電源電壓可高于電源電壓，也可低于電源電壓；增加了錯(cuò)誤標(biāo)示電路，當(dāng)電路出現(xiàn)欠壓、過溫、過流等問題時(shí)，輸出為高電平，正常輸出低電平；為了實(shí)現(xiàn)高精度，將反饋分壓電阻以片外厚膜電阻的方式實(shí)現(xiàn)。這些技術(shù)的引入具有以下優(yōu)點(diǎn)：系統(tǒng)應(yīng)用時(shí)可采用數(shù)字脈沖(TTL輸出或CMOS輸出)控制低壓差線性穩(wěn)壓電源工作狀態(tài)(工作或關(guān)斷)，實(shí)現(xiàn)低功耗設(shè)計(jì)；當(dāng)電路出現(xiàn)故障模式時(shí)，系統(tǒng)可根據(jù)錯(cuò)誤標(biāo)示端的信號(hào)關(guān)斷線性穩(wěn)壓電源；一方面以混合集成電路的形式集成芯片、厚膜反饋電阻，實(shí)現(xiàn)高精度輸出，另一方面用戶外接高精度反饋電阻，可靈活實(shí)現(xiàn)所需的高精度輸出電壓。在主流應(yīng)用的雙極線性穩(wěn)壓電源結(jié)構(gòu)中，由于使能端、錯(cuò)誤標(biāo)示端、可調(diào)端口出現(xiàn)在電路外引腳，且使能端的電壓可能大于等于電源電壓，也有可能小于等于電源電壓，故使能端與電源端口及其它端口ESD設(shè)計(jì)難度增加；同時(shí)錯(cuò)誤標(biāo)示端、可調(diào)端出現(xiàn)在電路外引腳，整個(gè)芯片各端口的 ESD保護(hù)設(shè)計(jì)復(fù)雜化。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型提供一種雙極線性穩(wěn)壓器全芯片ESD保護(hù)結(jié)構(gòu)，為一種全芯片ESD設(shè)計(jì)架構(gòu)，在正常狀態(tài)下，能夠保證 IO端口相互隔離，可實(shí)現(xiàn)雙電源電壓ESD保護(hù)，最大程度建立全芯片ESD 泄流通路，提高雙極低壓差線性穩(wěn)壓電源的全芯片ESD防護(hù)能力。

本實(shí)用新型是通過以下技術(shù)方案來實(shí)現(xiàn)：

一種雙極線性穩(wěn)壓器全芯片ESD保護(hù)結(jié)構(gòu)，包括連接在芯片各端口的 SCR靜電結(jié)構(gòu)單元；所述的SCR靜電結(jié)構(gòu)單元包括襯底PNP結(jié)構(gòu)的晶體三極管Q1，以及構(gòu)成SCR電路的晶體三極管Q2、晶體三極管Q3、電阻Rj 和電阻Rb；晶體三極管Q1發(fā)射極接IO端口，集電極自然接地，基極為 SCR靜電結(jié)構(gòu)單元的輸入輸出端口B；晶體三極管Q2發(fā)射極與電阻Rj一端均連接SCR靜電結(jié)構(gòu)輸入輸出端口B，基極接電阻Rj另一端和晶體三極管Q3的集電極，晶體三極管Q2集電極接晶體三極管Q3的基極和電阻Rb 電阻的一端；晶體三極管Q3發(fā)射極與電阻Rb另一端接SCR靜電結(jié)構(gòu)單元的IO端口。

優(yōu)選的，所述穩(wěn)壓器全芯片的每個(gè)端口上分別連接SCR靜電結(jié)構(gòu)單元，所有SCR靜電結(jié)構(gòu)單元的IO端口分別為對(duì)應(yīng)的穩(wěn)壓器全芯片的各端口，每個(gè) SCR靜電結(jié)構(gòu)單元的輸入輸出端口B相互連接形成各端口ESD保護(hù)網(wǎng)絡(luò)。

優(yōu)選的，5個(gè)SCR靜電結(jié)構(gòu)單元分別連接在穩(wěn)壓器的Vin、OUT、 Flag、Enable和GND端口上形成各端口ESD保護(hù)網(wǎng)絡(luò)；5個(gè)SCR靜電結(jié)構(gòu)單元的IO端口分別為對(duì)應(yīng)的Vin、OUT、Flag、Enable和GND端口，每個(gè) SCR靜電結(jié)構(gòu)單元的輸入輸出端口B相互連接。

優(yōu)選的，晶體三極管Q2采用橫向PNP。

優(yōu)選的，晶體三極管Q3采用縱向NPN。

優(yōu)選的，電阻Rj采用基區(qū)夾層電阻。

優(yōu)選的，電阻Rb采用基區(qū)電阻。

與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下有益的技術(shù)效果：

本實(shí)用新型根據(jù)雙極晶體管的特性，利用SCR電路結(jié)構(gòu)與襯底PNP的特性，構(gòu)建一種SCR靜電結(jié)構(gòu)單元，采用該結(jié)構(gòu)建立線性穩(wěn)壓電源全芯片靜電保護(hù)網(wǎng)絡(luò)結(jié)構(gòu)。在SCR靜電結(jié)構(gòu)單元中，晶體三極管Q1采用襯底PNP，其集電極接地，所以任意兩個(gè)端口之間均通過一對(duì)背靠背二極管隔離，故使能端口、輸入電源端口可采用雙電源供電，使能端口電源電壓可大于輸入電源端口電壓，也可小于輸入電源端口電壓。從而提供一種雙電源供給條件下的帶使能端、錯(cuò)誤標(biāo)示端、可調(diào)端低壓差線性穩(wěn)壓電源IO中ESD 保護(hù)結(jié)構(gòu)，該全芯片ESD保護(hù)結(jié)構(gòu)不但能保證芯片各端口之間電氣相互隔離，又能有效提高全芯片ESD泄流能力，同時(shí)可廣泛應(yīng)用于其它雙極或 BCD工藝電路。能夠?qū)崿F(xiàn)了低壓差線性穩(wěn)壓電源各端口之間的ESD保護(hù)，抗靜電能力大于4000V，其電路簡潔，不影響原有電路的正常工作，

進(jìn)一步的，通過將SCR靜電結(jié)構(gòu)單元擴(kuò)展到其它電路端口，形成全局 ESD保護(hù)網(wǎng)絡(luò)，全方位的實(shí)現(xiàn)了對(duì)穩(wěn)壓器全芯片的保護(hù)。

附圖說明

圖1為現(xiàn)有技術(shù)中主流應(yīng)用的低壓差線性穩(wěn)壓電源電路結(jié)構(gòu)示意圖。

圖2為本實(shí)用新型實(shí)例中所述的SCR靜電保護(hù)電路單元示意圖。

圖3為本實(shí)用新型實(shí)例中所述的線性穩(wěn)壓電源全芯片ESD保護(hù)電路示意圖。

圖4為本實(shí)用新型實(shí)例中所述的線性穩(wěn)壓電源全芯片ESD保護(hù)等效電路示意圖。

圖5為本實(shí)用新型實(shí)例中所述的Enable端口、Flag端口ESD泄流通路示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步的詳細(xì)說明，所述是對(duì)本實(shí)用新型的解釋而不是限定。

本實(shí)用新型提供的雙電源電壓全芯片ESD保護(hù)結(jié)構(gòu)，可保證芯片雙電源供電，實(shí)現(xiàn)IO之間相互隔離，最大限度建立全芯片ESD泄流通路，提高低壓差線性穩(wěn)壓電源芯片的全芯片ESD防護(hù)能力，可廣泛應(yīng)用于其它雙極或BCD工藝電路全芯片ESD保護(hù)。根據(jù)雙極器件的特性，利用SCR電路結(jié)構(gòu)與襯底PNP的特性，構(gòu)建一種SCR靜電結(jié)構(gòu)單元A，采用該結(jié)構(gòu)建立線性穩(wěn)壓電源全芯片靜電保護(hù)網(wǎng)絡(luò)。

在SCR靜電結(jié)構(gòu)單元A中，利用襯底PNP集電極接地的特性，Q1采用襯底PNP，其發(fā)射極接IO端口，集電極自然接地，基極為SCR靜電結(jié)構(gòu)輸入輸出端口B；Q2、Q3、Rj、Rb構(gòu)成SCR電路，Q2采用橫向PNP，其發(fā)射極與Rj一端也接SCR靜電結(jié)構(gòu)輸入輸出端口B，Q2基極接Rj電阻另一端和Q3的集電極，Q2集電極接Q3的基極和Rb電阻的一端，Rj采用基區(qū)夾層電阻；Q3采用縱向NPN，其發(fā)射極與Rb另一端接SCR靜電結(jié)構(gòu)單元A的IO端口，Rb采用基區(qū)電阻。

利用SCR靜電結(jié)構(gòu)單元A構(gòu)建低壓差線性穩(wěn)壓電源各端口ESD保護(hù)網(wǎng)絡(luò)：采用5個(gè)SCR靜電結(jié)構(gòu)單元A，實(shí)現(xiàn)低壓差線性穩(wěn)壓電源Vin、 OUT、Flag、Enable、GND端口的各端口ESD保護(hù)網(wǎng)絡(luò)，5個(gè)SCR靜電結(jié)構(gòu)單元A的IO分別為Vin、OUT、Flag、Enable、GND端口，每個(gè)SCR靜電結(jié)構(gòu)單元A的輸入輸出端口B連在一起。

首先，說明本實(shí)用新型所提供的線性穩(wěn)壓電源全芯片ESD保護(hù)結(jié)構(gòu)和應(yīng)用條件：

(一)單元結(jié)構(gòu)

如圖2所示，SCR靜電結(jié)構(gòu)單元A，利用襯底PNP集電極接地的特性，Q1采用襯底PNP，其發(fā)射區(qū)面積為24μm×24μm，其發(fā)射極接IO端口，集電極自然接地，基極為該靜電結(jié)構(gòu)輸入輸出端口B；Q2、Q3、Rj、 Rb構(gòu)成SCR電路，Q2采用橫向PNP，其發(fā)射區(qū)面積為32μm×32μm，其發(fā)射極與Rj一端也接該靜電結(jié)構(gòu)輸入輸出端口B，Q2基極接Rj電阻另一端和Q3的集電極，Q2集電極接Q3的基極和Rb電阻的一端，Rj采用基區(qū)夾層電阻，Rj的長寬比為32μm：12μm；Q3采用縱向NPN，其發(fā)射區(qū)面積為110μm×60μm，其發(fā)射極與Rb一端接該靜電結(jié)構(gòu)單元A的IO端口，Rb采用基區(qū)電阻，Rb的長寬比為24μm：80μm。

如圖3所示，采用5個(gè)SCR靜電結(jié)構(gòu)單元A，分別為A1、A2、A3、 A4、A5，實(shí)現(xiàn)低壓差線性穩(wěn)壓電源Vin、OUT、Flag、Enable、GND端口的各端口ESD保護(hù)網(wǎng)絡(luò)，5個(gè)SCR靜電結(jié)構(gòu)單元A的IO分別為Vin、 OUT、Flag、Enable、GND端口，每個(gè)SCR靜電結(jié)構(gòu)單元A的輸入輸出端口B連在一起，實(shí)現(xiàn)全芯片ESD保護(hù)網(wǎng)絡(luò)。

(二)應(yīng)用條件

應(yīng)用該靜電保護(hù)網(wǎng)絡(luò)的芯片工作電源電壓范圍為2.4V～26V；使能端口工作電源電壓范圍為2.4V～26V，使能端口電壓可大于等于電源電壓，也可小于等于電源電壓；該結(jié)構(gòu)可應(yīng)用于雙極或BCD工藝電路IO端口ESD保護(hù)。

其次，結(jié)合本實(shí)用新型具體實(shí)施例進(jìn)一步詳細(xì)說明，但本實(shí)用新型包括但不限于以下實(shí)施例。

實(shí)施例1

基于2um 40V標(biāo)準(zhǔn)雙極工藝技術(shù)，全芯片中的工作電源電壓為工作電源的為2.5V～26V，由于采用該靜電保護(hù)結(jié)構(gòu)，該靜電結(jié)構(gòu)中Q1晶體管集電極接地，電路正常工作時(shí)，Q1晶體管可等效一個(gè)二極管D1，所以電路正常工作時(shí)任意兩個(gè)端口之間均存在一對(duì)背靠背二極管，全芯片ESD等效保護(hù)網(wǎng)絡(luò)如圖4所示，按照該實(shí)用新型方案，故使能端口電壓可大于等于電源電壓，也可小于等于電源電壓，使能端口工作電壓范圍為2.5V～26V，同時(shí)實(shí)現(xiàn)各端口之間相互隔離。

當(dāng)任意兩個(gè)端口ESD事件發(fā)生時(shí)，按照常規(guī)低壓差線性穩(wěn)壓電源中的 ESD保護(hù)(僅依靠寄生結(jié)構(gòu)進(jìn)行ESD保護(hù))，其Enable端口、Flag端口、 ADJ端口電應(yīng)力發(fā)生時(shí)，不能形成ESD泄放回路，引起電路內(nèi)部器件燒毀失效。然而采用該實(shí)用新型全局ESD保護(hù)網(wǎng)絡(luò)后，以Enable端口、Flag端口為例說明，若Enable端口為高壓，F(xiàn)lag端口為低壓，如圖5所示，其中典型ESD電流泄放路徑如下：ESD電流通過區(qū)域A1區(qū)域Q1的EB結(jié)，公共點(diǎn)B，A2區(qū)域Q2、Q3、Rj、Rb組成的SCR結(jié)構(gòu)，F(xiàn)lag端口；若Enable 端口為低壓，F(xiàn)lag端口為高壓，電流方向則相反。其余任意兩個(gè)端口之間的 ESD電流泄放與Enable端口、Flag端口情況類似，不再重述。

實(shí)驗(yàn)結(jié)果表示，基于該實(shí)用新型設(shè)計(jì)的雙極線性穩(wěn)壓器全芯片，全芯片 ESD防護(hù)能力在HBM條件下可達(dá)4000V標(biāo)準(zhǔn)，遠(yuǎn)高于常規(guī)ESD布局條件下的線性穩(wěn)壓器ESD性能指標(biāo)。

以上所述僅為本實(shí)用新型的較佳實(shí)施例，凡依本實(shí)用新型權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本實(shí)用新型權(quán)利要求的涵蓋范圍。