技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明涉及一種利用局部互連縮小標準單元庫面積的版圖設(shè)計方法，標準單元版圖中晶體管單元高度不變，將以接觸孔做源、漏端的連線口，替換為半導體多晶硅POLY2做源、漏端的連線口，POLY2在柵GT的側(cè)面有一層側(cè)壁隔離膜，POLY2與源、漏端的有源區(qū)之間沒有隔離層，POLY2與有源區(qū)直接相連，以此縮小柵GT到兩邊源、漏端的有源區(qū)的距離。與標準單元版圖設(shè)計結(jié)合，通過局部互連的技術(shù)，在保證器件結(jié)構(gòu)，電路設(shè)計基本不變，工藝改動非常之小，使得面積相比同技術(shù)節(jié)點的0.13?μm?LL（低漏流）縮小了28?%，具有工程實用性和科學性。由于在成熟工藝節(jié)點上的改良，芯片的成品率得到了保障，在時間上比起傳統(tǒng)的工藝來說具有很大的優(yōu)勢。

技術(shù)研發(fā)人員：王寧;許濤;張坤;陳加駿;唐小玉;賈宏志
受保護的技術(shù)使用者：上海理工大學
技術(shù)研發(fā)日：2017.03.28
技術(shù)公布日：2017.07.25