本實用新型屬于半導(dǎo)體集成電路制造工藝技術(shù)領(lǐng)域，特別是涉及一種提高鋁柵工藝擊穿電壓的結(jié)構(gòu)。

背景技術(shù)：

目前，鋁柵工藝雖然在技術(shù)上相對落后，但由于其工藝簡單(6～7個光刻層次)、成本低廉，因此在LED閃光燈、電子表、計算器等應(yīng)用領(lǐng)域還是得到了廣泛應(yīng)用。

鋁柵是采用AL/SI來做MOS器件的柵級，低壓鋁柵器件就是工作電壓為1.5v～3v的鋁柵器件。普通的鋁柵工藝的擊穿為N+和P+的結(jié)擊穿，擊穿電壓約為6～7V。但在某些應(yīng)用情況下，例如要在輸入端加十幾伏的電壓，則現(xiàn)有工藝已不能滿足需求了。雖然通過改變N+或P+的濃度也可提高擊穿電壓，但幅度有限，一般只可提升1～2V，遠遠不能滿足需求；或是通過大幅度改變器件結(jié)構(gòu)，但同時不可避免地增加了光刻層次，從而增加了生產(chǎn)成本。

綜上所述，現(xiàn)有的鋁柵工藝技術(shù)存在著擊穿電壓難以達到十幾伏的問題。

技術(shù)實現(xiàn)要素：

本實用新型目的在于提供一種電源觸發(fā)裝置，旨在解決現(xiàn)有的鋁柵工藝技術(shù)存在著擊穿電壓難以達到十幾伏的問題。

本實用新型提供了一種提高鋁柵工藝擊穿電壓的結(jié)構(gòu)，包括PN結(jié)，所述PN結(jié)包括P型半導(dǎo)體和N型半導(dǎo)體，所述P型半導(dǎo)體和所述N型半導(dǎo)體進行隔離。

本實用新型提供了一種提高鋁柵工藝擊穿電壓的結(jié)構(gòu)，包括PN結(jié)，所述PN結(jié)包括P型半導(dǎo)體和N型半導(dǎo)體，所述P型半導(dǎo)體和所述N型半導(dǎo)體進行隔離。由此通過將PN結(jié)中的P型半導(dǎo)體和N型半導(dǎo)體進行隔離，實現(xiàn)了提高鋁柵工藝擊穿電壓的效果，得到的擊穿電壓可達20V以上，解決了現(xiàn)有的鋁柵工藝技術(shù)存在著擊穿電壓難以達到十幾伏的問題。

附圖說明

圖1為本實用新型實施例提供的一種提高鋁柵工藝擊穿電壓的結(jié)構(gòu)的具體結(jié)構(gòu)示意圖；

圖2A為現(xiàn)有技術(shù)涉及的標準NMOS結(jié)構(gòu)的具體結(jié)構(gòu)示意圖；

圖2B為本實用新型最優(yōu)實施例提供的改進NMOS結(jié)構(gòu)的具體結(jié)構(gòu)示意圖；

圖3A為現(xiàn)有技術(shù)涉及的標準PMOS結(jié)構(gòu)的具體結(jié)構(gòu)示意圖；

圖3B為本實用新型第二實施例提供的改進PMOS結(jié)構(gòu)的具體結(jié)構(gòu)示意圖；

圖4A為現(xiàn)有技術(shù)涉及的標準N型襯底中的二極管的具體結(jié)構(gòu)示意圖；

圖4B為本實用新型第三實施例提供的改進的N型襯底中的二極管的具體結(jié)構(gòu)示意圖；

圖5A為現(xiàn)有技術(shù)涉及的標準P阱中的二極管的具體結(jié)構(gòu)示意圖；

圖5B為本實用新型第四實施例提供的改進的P阱中的二極管的具體結(jié)構(gòu)示意圖。

圖6為本實用新型第四實施例提供的P阱中N+和P+不同間距對應(yīng)BV的數(shù)據(jù)示意圖。

具體實施方式

為了使本實用新型要解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。

本實用新型實施例提供的一種提高鋁柵工藝的擊穿電壓的結(jié)構(gòu)，其包括PN結(jié)，主要是將PN結(jié)中的P型半導(dǎo)體和N型半導(dǎo)體隔離，將P型半導(dǎo)體和N型半導(dǎo)體拉開一段距離，這樣使得MOS的擊穿不再發(fā)生在N+和P+的結(jié)，而是發(fā)生在P阱與N+之間或是N型襯底與P+之間，因P阱或N型襯底的濃度遠低于P+或N+的濃度，P阱與N+之間或N型襯底與P+之間擊穿電壓就會遠大于N+和P+之間的擊穿電壓(6～7V)，得到的擊穿電壓一般都可達20V以上。

圖1示出了本實用新型實施例提供的一種提高鋁柵工藝擊穿電壓的結(jié)構(gòu)的具體結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

上述一種提高鋁柵工藝擊穿電壓的結(jié)構(gòu)，包括PN結(jié)10，所述PN結(jié)10包括P型半導(dǎo)體101和N型半導(dǎo)體102，所述P型半導(dǎo)體101和所述N型半導(dǎo)體102進行隔離。

作為本實用新型一實施例，所述P型半導(dǎo)體101和所述N型半導(dǎo)體102進行隔離具體為：

將所述P型半導(dǎo)體101和所述N型半導(dǎo)體102拉開預(yù)設(shè)距離，即是所述P型半導(dǎo)體101和所述N型半導(dǎo)體102兩者分開，并具有預(yù)設(shè)距離的間隔。其中，所述P型半導(dǎo)體101和所述N型半導(dǎo)體102進行隔離是將所述P型半導(dǎo)體101和所述N型半導(dǎo)體102徹底的分開，不同于現(xiàn)有技術(shù)中的“將P+和N+進行隔離是將P+和N+相互錯開，但是P+和N+還是有一小部分的公共連接處”。

當然，所述P型半導(dǎo)體101和所述N型半導(dǎo)體102進行隔離也可具體為：

所述P型半導(dǎo)體101和所述N型半導(dǎo)體102之間設(shè)有預(yù)設(shè)長度的且電阻值相對較高的P阱或者N型襯底。即是將原本導(dǎo)通的P型半導(dǎo)體101和N型半導(dǎo)體102采用P阱或者N型襯底進行隔離，使得P型半導(dǎo)體101和N型半導(dǎo)體102徹底分離，并且距離預(yù)設(shè)長度，所述預(yù)設(shè)長度為1.5微米～2.5微米。

作為本實用新型一實施例，所述預(yù)設(shè)距離為1.5微米～2.5微米。將預(yù)設(shè)距離設(shè)置為1.5微米～2.5微米，是通過多次實驗數(shù)據(jù)得出的結(jié)論。設(shè)置上述的距離范圍，一方面能實現(xiàn)提高鋁柵工藝擊穿電壓的效果；另一方面能盡量減小整體結(jié)構(gòu)的體積，不致于體積過大而影響使用。

圖2A示出了現(xiàn)有技術(shù)涉及的標準NMOS結(jié)構(gòu)的具體結(jié)構(gòu)，圖2B示出了本實用新型最優(yōu)實施例提供的改進NMOS結(jié)構(gòu)的具體結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

針對NMOS結(jié)構(gòu)，原來P+和N+是緊鄰挨著的狀態(tài)，將P+和N+拉開一段距離d后，N+和P+之間就會變成P阱，由于P阱的摻雜濃度遠低于P+或是N+，N+與P阱的空間電荷區(qū)的寬度比N+與P+的空間電荷區(qū)的寬度大，因此其耐壓能力增強，一般都可使器件的擊穿電壓達到20V以上，當然，因不同廠家的生產(chǎn)工藝條件會有差異，得到的擊穿電壓也會有差異。

圖3A示出了現(xiàn)有技術(shù)涉及的標準PMOS結(jié)構(gòu)的具體結(jié)構(gòu)，圖3B示出了本實用新型第二實施例提供的改進PMOS結(jié)構(gòu)的具體結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

針對PMOS結(jié)構(gòu)，原來P+和N+是緊鄰挨著的狀態(tài)，將P+和N+拉開一段距離d后，N+和P+之間就會變成N型襯底，由于N型襯底的摻雜濃度遠低于P+或是N+，P+與N型襯底的空間電荷區(qū)的寬度比P+與N+的空間電荷區(qū)的寬度大，因此其耐壓能力增強，一般都可使器件的擊穿電壓達到20V以上，當然，因不同廠家的生產(chǎn)工藝條件會有差異，得到的擊穿電壓也會有差異。

圖4A示出了現(xiàn)有技術(shù)涉及的標準N型襯底中的二極管的具體結(jié)構(gòu)，圖4B示出了本實用新型第三實施例提供的改進的N型襯底中的二極管的具體結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

針對N型襯底中的二極管的結(jié)構(gòu)，原來P+和N+是緊鄰挨著的狀態(tài)，將P+和N+拉開一段距離d后，N+和P+之間就會變成N型襯底，由于N型襯底的摻雜濃度遠低于P+或是N+，P+與N型襯底的空間電荷區(qū)的寬度比P+與N+的空間電荷區(qū)的寬度大，因此其耐壓能力增強，一般都可使器件的擊穿電壓達到20V以上，當然，因不同廠家的生產(chǎn)工藝條件會有差異，得到的擊穿電壓也會有差異。

圖5A示出了現(xiàn)有技術(shù)涉及的標準P阱中的二極管的具體結(jié)構(gòu)，圖5B示出了本實用新型第四實施例提供的改進的P阱中的二極管的具體結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

針對P阱中的二極管的結(jié)構(gòu)，原來P+和N+是緊鄰挨著的狀態(tài)，將P+和N+拉開一段距離d后，N+和P+之間就會變成P阱，由于P阱的摻雜濃度遠低于P+或是N+，N+與P阱的空間電荷區(qū)的寬度比N+與P+的空間電荷區(qū)的寬度大，因此其耐壓能力增強，一般都可使器件的擊穿電壓達到20V以上，當然，因不同廠家的生產(chǎn)工藝條件會有差異，得到的擊穿電壓也會有差異。

圖6示出了本實用新型第四實施例提供的P阱中N+和P+不同間距對應(yīng)BV的數(shù)據(jù)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下：

從圖中可得，隨著N+與P+的間距增大，當間距大于0.8um時，BV(擊穿電壓)開始增大，當間距達到1.5um時，BV約為20V，后續(xù)再增大此間距，BV已不隨此間距變化，說明此時的擊穿電壓已經(jīng)完全是N+和P阱之間的結(jié)的擊穿了。

當然，上述數(shù)據(jù)是在鋁柵工藝條件下多次測試得到的平均值數(shù)據(jù)，僅供參考，不構(gòu)成對本實用新型的限制。

綜上，上述結(jié)構(gòu)不對現(xiàn)有鋁柵工藝做任何變更，只是在版圖設(shè)計時拉開需要高壓的器件的N+和P+的距離即可,因N+和P+的距離拉開之后，N+和P+之間就會變成P阱或是N型襯底，P阱或是N型襯底的摻雜濃度遠低于P+或是N+，N+(或P+)與P阱(或N型襯底)的空間電荷區(qū)的寬度比N+(或P+)與P+(或N+)要寬，耐壓能力增強，一般都可使器件的擊穿電壓達到20V以上，因不同廠家的生產(chǎn)工藝條件會有差異，得到的擊穿電壓也會有差異。

同時，在將N+和P+拉開的不同距離的過程中，會有一段過渡距離，即N+和P+不再緊鄰時，由于N+和P+的橫向擴散，雖然在其邊緣摻雜濃度會降低，但在一定的距離內(nèi)其濃度還是會大于P阱或是N型襯底，所以此過程中得到的擊穿電壓會介于N+/P+的擊穿電壓與N+/P阱或P+/N型襯底的擊穿電壓之間。因工藝過程中N+和P+的距離定義或是N+和P+摻雜的擴散等工藝步驟帶來的工藝偏差，此過渡區(qū)擊穿電壓的值會波動比較大，不建議采用。但如果工藝控制比較穩(wěn)定或是有其他考量，也可使用此過渡區(qū)的距離。此過渡距離的大小會因不同廠家的工藝條件不同而不同，需根據(jù)實際情況來確定。

由上述結(jié)構(gòu)的延伸，同樣適用于高壓NMOS管，高壓PMOS管，P阱中的高壓PN二極管，N型襯底中的高壓PN二極管等器件，但不限于這些器件。

因此，采用上述結(jié)構(gòu)在不改變工藝的條件下，只是在版圖設(shè)計時將某些區(qū)域的N+和P+的間距拉開一定的距離即可，此結(jié)構(gòu)實現(xiàn)起來方便易行，在不增加芯片生產(chǎn)成本和影響其他器件特性的情況下滿足某些需要鋁柵工藝平臺上高壓器件的需求。

綜上所述，本實用新型實施例提供的一種提高鋁柵工藝擊穿電壓的結(jié)構(gòu)，包括PN結(jié)，所述PN結(jié)包括P型半導(dǎo)體和N型半導(dǎo)體，所述P型半導(dǎo)體和所述N型半導(dǎo)體進行隔離。由此通過將PN結(jié)中的P型半導(dǎo)體和N型半導(dǎo)體進行隔離，實現(xiàn)了提高鋁柵工藝擊穿電壓的效果，得到的擊穿電壓可達20V以上，解決了現(xiàn)有的鋁柵工藝技術(shù)存在著擊穿電壓難以達到十幾伏的問題。本實用新型實施例實現(xiàn)簡單，不需要增加額外的硬件，可有效降低成本，具有較強的易用性和實用性。

以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。