本發(fā)明涉及電子元器件的制造領(lǐng)域，特別涉及一種多層全息天線中AlAs-Ge-AlAs結(jié)構(gòu)基等離子pin二極管的制造方法。

背景技術(shù)：

全息天線因為其具有全息結(jié)構(gòu)，能在特定的場合很好地滿足用戶的實際要求，具有較好的應(yīng)用前景。可重構(gòu)天線，尤其是頻率可重構(gòu)天線，能工作在多個頻率的條件下，極大地擴展了應(yīng)用范圍，受到廣泛的關(guān)注。采用何種材料和工藝以生產(chǎn)出頻率可重構(gòu)全息天線是個很重要也很有意義的問題。

目前，國內(nèi)外應(yīng)用于可重構(gòu)天線的pin二極管采用的材料均為體硅材料，此材料存在本征區(qū)載流子遷移率較低問題，影響pin二極管本征區(qū)載流子濃度，進而影響其固態(tài)等離子體濃度；并且該結(jié)構(gòu)的P區(qū)與N區(qū)大多采用注入工藝形成，此方法要求注入劑量和能量較大，對設(shè)備要求高，且與現(xiàn)有工藝不兼容；而采用擴散工藝，雖結(jié)深較深，但同時P區(qū)與N區(qū)的面積較大，集成度低，摻雜濃度不均勻，影響pin二極管的電學(xué)性能，導(dǎo)致固態(tài)等離子體濃度和分布的可控性差。

技術(shù)實現(xiàn)要素：

因此，為解決現(xiàn)有技術(shù)存在的技術(shù)缺陷和不足，本發(fā)明提出一種多層全息天線中AlAs-Ge-AlAs結(jié)構(gòu)基等離子pin二極管的制造方法。

具體的，本發(fā)明實施例提供一種多層全息天線中AlAs-Ge-AlAs結(jié)構(gòu)基等離子pin二極管的制造方法，所述pin二極管用于制備所述全息天線，所述全息天線包括：半導(dǎo)體基片(11)、天線模塊(13)、第一全息圓環(huán)(15)及第二全息圓環(huán)(17)；所述天線模塊(13)、所述第一全息圓環(huán)(15)及所述第二全息圓環(huán)(17)均采用半導(dǎo)體工藝制作于所述半導(dǎo)體基片(11)上；其中，所述天線模塊(13)、所述第一全息圓環(huán)(15)及所述第二全息圓環(huán)(17)均包括依次串接的pin二極管串；

所述制造方法包括：

(a)選取GeOI襯底，在所述GeOI襯底表面生成SiO₂材料以形成第一SiO₂層，在所述第一SiO₂層表面生成SiN材料以形成第一SiN層，其中，所述第一SiO₂層和所述第一SiN層構(gòu)成所述GeOI襯底表面的第一保護層；

(b)利用光刻工藝在所述第一保護層上形成第一隔離區(qū)圖形；

(c)利用干法刻蝕工藝，在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護層及所述GeOI襯底以形成隔離槽，且所述隔離槽的深度大于等于所述GeOI襯底的頂層Ge的厚度；

(d)填充所述隔離槽以形成隔離區(qū)；

(e)刻蝕所述GeOI襯底形成P型溝槽和N型溝槽；

(f)在所述P型溝槽和所述N型溝槽內(nèi)淀積AlAs材料，并對所述P型溝槽和所述N型溝槽內(nèi)的AlAs材料進行離子注入形成P型有源區(qū)和N型有源區(qū)；

(g)在所述P型有源區(qū)和所述N型有源區(qū)表面形成引線，以完成所述AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管的制備。

在上述實施例的基礎(chǔ)上，步驟(e)包括：

(e1)在所述GeOI襯底表面形成第二保護層；

(e2)利用光刻工藝在所述第二保護層上形成第二隔離區(qū)圖形；

(e3)利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護層及所述GeOI襯底的頂層Ge層以在所述頂層Ge層內(nèi)形成所述P型溝槽和所述N型溝槽。

在上述實施例的基礎(chǔ)上，所述第二保護層包括第二SiO₂層和第二SiN層；相應(yīng)地，步驟(e1)包括：

(e11)在所述GeOI襯底表面生成SiO₂材料以形成第二SiO₂層；

(e12)在所述第二SiO₂層表面生成SiN材料以形成第二SiN層。

在上述實施例的基礎(chǔ)上，步驟(f)之前，還包括：

(x1)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內(nèi)壁形成氧化層；

(x2)利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和所述N型溝槽內(nèi)壁的平整化。

在上述實施例的基礎(chǔ)上，步驟(f)包括：

(f1)利用MOCVD工藝，在所述P型溝槽和所述N型溝槽內(nèi)及整個襯底表面淀積AlAs材料；

(f2)利用CMP工藝，平整化處理GeOI襯底后，在GeOI襯底上形成AlAs層；

(f3)光刻AlAs層，并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質(zhì)和N型雜質(zhì)以形成所述P型有源區(qū)和所述N型有源區(qū)且同時形成P型接觸區(qū)和N型接觸區(qū)；

(f4)去除光刻膠；

(f5)利用濕法刻蝕去除P型接觸區(qū)和N型接觸區(qū)以外的AlAs材料。

在上述實施例的基礎(chǔ)上，步驟(f)之后，還包括：

(y1)在整個襯底表面生成SiO₂材料；

(y2)利用退火工藝激活所述P型有源區(qū)及所述N型有源區(qū)中的雜質(zhì)。

7.如權(quán)利要求6所述的制造方法，其特征在于，步驟(g)包括：

(g1)利用各向異性刻蝕工藝刻蝕掉所述P型接觸區(qū)和所述N型接觸區(qū)表面指定位置的SiO₂材料以形成所述引線孔；

(g2)向所述引線孔內(nèi)淀積金屬材料，對整個襯底材料進行鈍化處理并光刻PAD以形成所述AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管。

在上述實施例的基礎(chǔ)上，所述天線模塊(13)包括第一pin二極管天線臂(1301)、第二pin二極管天線臂(1302)、同軸饋線(1303)、第一直流偏置線(1304)、第二直流偏置線(1305)、第三直流偏置線(1306)、第四直流偏置線(1307)、第五直流偏置線(1308)、第六直流偏置線(1309)、第七直流偏置線(1310)、第八直流偏置線(1311)；

其中，所述同軸饋線(1303)的內(nèi)芯線和外導(dǎo)體分別焊接于所述第一直流偏置線(1304)和所述第二直流偏置線(1305)；所述第一直流偏置線(1304)、所述第五直流偏置線(1308)、所述第三直流偏置線(1306)及所述第四直流偏置線(1307)沿所述第一pin二極管天線臂(1301)的長度方向分別電連接至所述第一pin二極管天線臂(1301)；

所述第二直流偏置線(1305)、所述第六直流偏置線(1309)、所述第七直流偏置線(1310)及所述第八直流偏置線(1311)沿所述第二pin二極管天線臂(1302)的長度方向分別電連接至所述第二pin二極管天線臂(1302)。

在上述實施例的基礎(chǔ)上，所述pin二極管串包括多個pin二極管，所述pin二極管包括P+區(qū)(27)、N+區(qū)(26)和本征區(qū)(22)，且還包括第一金屬接觸區(qū)(23)和第二金屬接觸區(qū)(24)；其中，

所述第一金屬接觸區(qū)(23)一端電連接所述P+區(qū)(27)且另一端電連接至直流偏置線(1304、1305、1306、1307、1308、1309、1310、1311、15011、17011)或者相鄰的所述pin二極管的所述第二金屬接觸區(qū)(24)，所述第二金屬接觸區(qū)(24)一端電連接所述N+區(qū)(26)且另一端電連接至所述直流偏置線(1304、1305、1306、1307、1308、1309、1310、1311、15011、17011)或者相鄰的所述pin二極管的所述第一金屬接觸區(qū)(23)。

在上述實施例的基礎(chǔ)上，所述全息天線還包括至少一個第三全息圓環(huán)(19)，設(shè)置于所述第二全息圓環(huán)(17)的外側(cè)且采用半導(dǎo)體工藝制作于所述半導(dǎo)體基片(11)上。

本發(fā)明提供的多層全息天線中AlAs-Ge-AlAs結(jié)構(gòu)基等離子pin二極管的制造方法具備如下優(yōu)點：

(1)pin二極管所使用的鍺材料，由于其高遷移率和大載流子壽命的特性，能有效提高了pin二極管的固態(tài)等離子體濃度；

(2)pin二極管采用異質(zhì)結(jié)結(jié)構(gòu)，由于i區(qū)為Ge，其載流子遷移率高且禁帶寬度比較窄，在P、N區(qū)填充多晶AlAs從而形成異質(zhì)結(jié)結(jié)構(gòu)，AlAs材料的禁帶寬度大于Ge，故可產(chǎn)生高的注入比，提高器件性能；

(3)pin二極管采用異質(zhì)結(jié)結(jié)構(gòu)，并且i區(qū)的Ge和P、N區(qū)的多晶AlAs的晶格失配比較低，故在異質(zhì)結(jié)界面處的缺陷很少，從而提高了器件的性能；

(4)pin二極管采用了一種基于刻蝕的深槽介質(zhì)隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

通過以下參考附圖的詳細說明，本發(fā)明的其它方面和特征變得明顯。但是應(yīng)當知道，該附圖僅僅為解釋的目的設(shè)計，而不是作為本發(fā)明的范圍的限定，這是因為其應(yīng)當參考附加的權(quán)利要求。還應(yīng)當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結(jié)構(gòu)和流程。

附圖說明

下面將結(jié)合附圖，對本發(fā)明的具體實施方式進行詳細的說明。

圖1為本發(fā)明實施例提供的一種可重構(gòu)多層全息天線的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的多層全息天線中的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管制造方法示意圖；

圖3為本發(fā)明實施例的一種天線模塊的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實施例提供的一種第一環(huán)形單元的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實施例提供的一種第二環(huán)形單元的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實施例提供的一種多層全息天線中的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實施例提供的一種多層全息天線中的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管串的結(jié)構(gòu)示意圖；

圖8a-圖8r為本發(fā)明實施例提供的另一種多層全息天線中AlAs-Ge-AlAs結(jié)構(gòu)基等離子pin二極管的制造方法示意圖；

圖9為本發(fā)明實施例提供的另一種多層全息天線中的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管的結(jié)構(gòu)示意圖；

圖10為本發(fā)明實施例提供的另一種可重構(gòu)多層全息天線的結(jié)構(gòu)示意圖。

具體實施方式

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細的說明。

本發(fā)明提出了一種適用于形成固態(tài)等離子體可重構(gòu)天線的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管的制造方法及器件。該AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管是基于絕緣襯底上的鍺(Germanium-On-Insulator，簡稱GeOI)形成橫向pin二極管，其在加直流偏壓時，直流電流會在其表面形成自由載流子(電子和空穴)組成的固態(tài)等離子體，該等離子體具有類金屬特性，即對電磁波具有反射作用，其反射特性與表面等離子體的微波傳輸特性、濃度及分布密切相關(guān)。

GeOI橫向固態(tài)等離子pin二極管等離子可重構(gòu)天線可以是由GeOI橫向固態(tài)等離子pin二極管按陣列排列組合而成，利用外部控制陣列中的固態(tài)等離子pin二極管選擇性導(dǎo)通，使該陣列形成動態(tài)固態(tài)等離子體條紋、具備天線的功能，對特定電磁波具有發(fā)射和接收功能，并且該天線可通過陣列中固態(tài)等離子pin二極管的選擇性導(dǎo)通，改變固態(tài)等離子體條紋形狀及分布，從而實現(xiàn)天線的重構(gòu)，在國防通訊與雷達技術(shù)方面具有重要的應(yīng)用前景。

以下，將對本發(fā)明制備的GeOI基固態(tài)等離子pin二極管的工藝流程作進一步詳細描述。在圖中，為了方便說明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實際尺寸。

實施例一

本發(fā)明實施例提供一種多層全息天線中AlAs-Ge-AlAs結(jié)構(gòu)基等離子pin二極管的制造方法，所述pin二極管用于制備所述全息天線，請參考圖1，圖1為本發(fā)明實施例提供的一種可重構(gòu)多層全息天線的結(jié)構(gòu)示意圖；所述全息天線包括：半導(dǎo)體基片(11)、天線模塊(13)、第一全息圓環(huán)(15)及第二全息圓環(huán)(17)；所述天線模塊(13)、所述第一全息圓環(huán)(15)及所述第二全息圓環(huán)(17)均采用半導(dǎo)體工藝制作于所述半導(dǎo)體基片(11)上；其中，所述天線模塊(13)、所述第一全息圓環(huán)(15)及所述第二全息圓環(huán)(17)均包括依次串接的pin二極管串；

請參考圖2，圖2為本發(fā)明實施例提供的多層全息天線中的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管制造方法示意圖。所述制造方法包括：

(a)選取GeOI襯底，在所述GeOI襯底表面生成SiO₂材料以形成第一SiO₂層，在所述第一SiO₂層表面生成SiN材料以形成第一SiN層，其中，所述第一SiO₂層和所述第一SiN層構(gòu)成所述GeOI襯底表面的第一保護層；

其中，在本步驟中，采用GeOI襯底的原因在于，對于固態(tài)等離子天線由于其需要良好的微波特性，而固態(tài)等離子pin二極管為了滿足這個需求，需要具備良好的隔離特性和載流子即固態(tài)等離子體的限定能力，而GeOI襯底由于其具有能夠與隔離槽方便的形成pin隔離區(qū)域、二氧化硅(SiO₂)也能夠?qū)⑤d流子即固態(tài)等離子體限定在頂層Ge中，所以優(yōu)選采用GeOI作為固態(tài)等離子pin二極管的襯底。并且，由于鍺材料的載流子遷移率比較大，故可在I區(qū)內(nèi)形成較高的等離子體濃度，提高器件的性能。

采用本實施例的方法形成第一保護層的好處在于：利用二氧化硅(SiO₂)的疏松特性，將氮化硅(SiN)的應(yīng)力隔離，使其不能傳導(dǎo)進頂層Ge，保證了頂層Ge性能的穩(wěn)定；基于氮化硅(SiN)與Ge在干法刻蝕時的高選擇比，利用氮化硅(SiN)作為干法刻蝕的掩蔽膜，易于工藝實現(xiàn)。當然，可以理解的是，保護層的層數(shù)以及保護層的材料此處不做限制，只要能夠形成保護層即可。

(b)利用光刻工藝在所述第一保護層上形成第一隔離區(qū)圖形；

(c)利用干法刻蝕工藝，在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護層及所述GeOI襯底以形成隔離槽，且所述隔離槽的深度大于等于所述GeOI襯底的頂層Ge的厚度；

隔離槽的深度大于等于頂層Ge的厚度，保證了后續(xù)槽中二氧化硅(SiO₂)與GeOI襯底的氧化層的連接，形成完整的絕緣隔離。

(d)填充所述隔離槽以形成隔離區(qū)；

(e)刻蝕所述GeOI襯底形成P型溝槽和N型溝槽；

(f)在所述P型溝槽和所述N型溝槽內(nèi)淀積AlAs材料，并對所述P型溝槽和所述N型溝槽內(nèi)的AlAs材料進行離子注入形成P型有源區(qū)和N型有源區(qū)；

(g)在所述P型有源區(qū)和所述N型有源區(qū)表面形成引線，以完成所述AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管的制備。

進一步地，在上述實施例的基礎(chǔ)上，步驟(e)包括：

(e1)在所述GeOI襯底表面形成第二保護層；

(e2)利用光刻工藝在所述第二保護層上形成第二隔離區(qū)圖形；

(e3)利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護層及所述GeOI襯底的頂層Ge層以在所述頂層Ge層內(nèi)形成所述P型溝槽和所述N型溝槽。

其中，P型溝槽和N型溝槽的深度大于第二保護層厚度且小于第二保護層與GeOI襯底頂層Ge厚度之和。優(yōu)選地，該P型溝槽和N型溝槽的底部距GeOI襯底的頂層Ge底部的距離為0.5微米～30微米，形成一般認為的深槽，這樣在形成P型和N型有源區(qū)時可以形成雜質(zhì)分布均勻、且高摻雜濃度的P、N區(qū)和和陡峭的Pi與Ni結(jié)，以利于提高i區(qū)等離子體濃度。

進一步地，在上述實施例的基礎(chǔ)上，所述第二保護層包括第二SiO₂層和第二SiN層；相應(yīng)地，步驟(e1)包括：

(e11)在所述GeOI襯底表面生成SiO₂材料以形成第二SiO₂層；

(e12)在所述第二SiO₂層表面生成SiN材料以形成第二SiN層。

這樣做的好處類似于第一保護層的作用，此處不再贅述。

進一步地，在上述實施例的基礎(chǔ)上，步驟(f)之前，還包括：

(x1)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內(nèi)壁形成氧化層；

(x2)利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和所述N型溝槽內(nèi)壁的平整化。這樣做的好處在于：可以防止溝槽側(cè)壁的突起形成電場集中區(qū)域，造成Pi和Ni結(jié)擊穿。

進一步地，在上述實施例的基礎(chǔ)上，步驟(f)包括：

(f1)利用MOCVD工藝，在所述P型溝槽和所述N型溝槽內(nèi)及整個襯底表面淀積AlAs材料；

(f2)利用CMP工藝，平整化處理GeOI襯底后，在GeOI襯底上形成AlAs層；

(f3)光刻AlAs層，并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質(zhì)和N型雜質(zhì)以形成所述P型有源區(qū)和所述N型有源區(qū)且同時形成P型接觸區(qū)和N型接觸區(qū)；

(f4)去除光刻膠；

(f5)利用濕法刻蝕去除P型接觸區(qū)和N型接觸區(qū)以外的AlAs材料。

進一步地，在上述實施例的基礎(chǔ)上，步驟(f)之后，還包括：

(y1)在整個襯底表面生成SiO₂材料；

(y2)利用退火工藝激活所述P型有源區(qū)及所述N型有源區(qū)中的雜質(zhì)。

進一步地，在上述實施例的基礎(chǔ)上，步驟(g)包括：

(g1)利用各向異性刻蝕工藝刻蝕掉所述P型接觸區(qū)和所述N型接觸區(qū)表面指定位置的SiO₂材料以形成所述引線孔；

(g2)向所述引線孔內(nèi)淀積金屬材料，對整個襯底材料進行鈍化處理并光刻PAD以形成所述AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管。

進一步地，在上述實施例的基礎(chǔ)上，請參見圖3，圖3為本發(fā)明實施例的一種天線模塊的結(jié)構(gòu)示意圖。所述天線模塊(13)包括第一pin二極管天線臂(1301)、第二pin二極管天線臂(1302)、同軸饋線(1303)、第一直流偏置線(1304)、第二直流偏置線(1305)、第三直流偏置線(1306)、第四直流偏置線(1307)、第五直流偏置線(1308)、第六直流偏置線(1309)、第七直流偏置線(1310)、第八直流偏置線(1311)；

其中，所述同軸饋線(1303)的內(nèi)芯線和外導(dǎo)體分別焊接于所述第一直流偏置線(1304)和所述第二直流偏置線(1305)；所述第一直流偏置線(1304)、所述第五直流偏置線(1308)、所述第三直流偏置線(1306)及所述第四直流偏置線(1307)沿所述第一pin二極管天線臂(1301)的長度方向分別電連接至所述第一pin二極管天線臂(1301)；

所述第二直流偏置線(1305)、所述第六直流偏置線(1309)、所述第七直流偏置線(1310)及所述第八直流偏置線(1311)沿所述第二pin二極管天線臂(1302)的長度方向分別電連接至所述第二pin二極管天線臂(1302)。

可選地，所述第一pin二極管天線臂(1301)包括依次串接的第一pin二極管串(w1)、第二pin二極管串(w2)及所述第三(pin)二極管串(w3)，所述第二pin二極管天線臂(1302)包括依次串接的第四pin二極管串(w4)、第五pin二極管串(w5)及所述第六pin二極管串(w6)且所述第一pin二極管串(w1)與所述第六pin二極管串(w6)、所述第二pin二極管串(w2)與所述第五pin二極管串(w5)、所述第三pin二極管串(w3)與所述第四pin二極管串(w4)分別包括同等數(shù)量的pin二極管。

進一步地，請參見圖4，圖4為本發(fā)明實施例提供的一種第一環(huán)形單元的結(jié)構(gòu)示意圖。所述第一全息圓環(huán)15包括多個呈環(huán)狀均勻排列的多個第一環(huán)形單元(1501)，且所述第一環(huán)形單元(1501)包括第九直流偏置線15011及第七pin二極管串(w7)，所述第九直流偏置線(15011)電連接至所述第七pin二極管串(w7)的兩端。

進一步地，請參見圖5，圖5為本發(fā)明實施例提供的一種第二環(huán)形單元的結(jié)構(gòu)示意圖。所述第二全息圓環(huán)(17)包括多個呈環(huán)狀均勻排列的多個第二環(huán)形單元(1701)，且所述第二環(huán)形單元(1701)包括第十直流偏置線(17011)及所述第八pin二極管串(w8)，所述第十直流偏置線(17011)電連接至所述第八pin二極管串(w8)的兩端。

進一步地，在上述實施例的基礎(chǔ)上，所述pin二極管串包括多個pin二極管，請參考圖6和圖7。圖6為本發(fā)明實施例提供的一種多層全息天線中的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管的結(jié)構(gòu)示意圖；圖7為本發(fā)明實施例提供的一種多層全息天線中的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管串的結(jié)構(gòu)示意圖。如圖6所示，所述pin二極管包括P+區(qū)(27)、N+區(qū)(26)和本征區(qū)(22)，且還包括第一金屬接觸區(qū)(23)和第二金屬接觸區(qū)(24)；其中，

所述第一金屬接觸區(qū)(23)一端電連接所述P+區(qū)(27)且另一端電連接至直流偏置線(1304、1305、1306、1307、1308、1309、1310、1311、15011、17011)或者相鄰的所述pin二極管的所述第二金屬接觸區(qū)(24)，所述第二金屬接觸區(qū)(24)一端電連接所述N+區(qū)(26)且另一端電連接至所述直流偏置線(1304、1305、1306、1307、1308、1309、1310、1311、15011、17011)或者相鄰的所述pin二極管的所述第一金屬接觸區(qū)(23)。

進一步地，在上述實施例的基礎(chǔ)上，請參考圖10，圖10為本發(fā)明實施例提供的另一種可重構(gòu)多層全息天線的結(jié)構(gòu)示意圖。所述全息天線還包括至少一個第三全息圓環(huán)(19)，設(shè)置于所述第二全息圓環(huán)(17)的外側(cè)且采用半導(dǎo)體工藝制作于所述半導(dǎo)體基片(11)上。

本發(fā)明提供的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管的制造方法具備如下優(yōu)點：

(1)pin二極管所使用的鍺材料，由于其高遷移率和大載流子壽命的特性，能有效提高了pin二極管的固態(tài)等離子體濃度；

(2)pin二極管采用異質(zhì)結(jié)結(jié)構(gòu)，由于i區(qū)為Ge，其載流子遷移率高且禁帶寬度比較窄，在P、N區(qū)填充多晶AlAs從而形成異質(zhì)結(jié)結(jié)構(gòu)，AlAs材料的禁帶寬度大于Ge，故可產(chǎn)生高的注入比，提高器件性能；

(3)pin二極管采用異質(zhì)結(jié)結(jié)構(gòu)，并且i區(qū)的Ge和P、N區(qū)的多晶AlAs的晶格失配比較低，故在異質(zhì)結(jié)界面處的缺陷很少，從而提高了器件的性能；

(4)pin二極管采用了一種基于刻蝕的深槽介質(zhì)隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

實施例二

請參見圖8a-圖8r，圖8a-圖8r為本發(fā)明實施例提供的另一種多層全息天線中AlAs-Ge-AlAs結(jié)構(gòu)基等離子pin二極管的制造方法示意圖，在上述實施例一的基礎(chǔ)上，以制備溝道長度為22nm(固態(tài)等離子區(qū)域長度為100微米)的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管為例進行詳細說明，具體步驟如下：

步驟1，襯底材料制備步驟：

(1a)如圖8a所示，選取(100)晶向，摻雜類型為p型，摻雜濃度為10¹⁴cm^-3的GeOI襯底片101，頂層Ge的厚度為50μm；

(1b)如圖8b所示，采用化學(xué)氣相沉積(Chemical vapor deposition,簡稱CVD)的方法，在GeOI襯底上淀積一層40nm厚度的第一SiO₂層201；

(1c)采用化學(xué)氣相淀積的方法，在襯底上淀積一層2μm厚度的第一Si₃N₄/SiN層202；

步驟2，隔離制備步驟：

(2a)如圖8c所示，通過光刻工藝在上述保護層上形成隔離區(qū)，濕法刻蝕隔離區(qū)第一Si₃N₄/SiN層202，形成隔離區(qū)圖形；采用干法刻蝕，在隔離區(qū)形成寬5μm，深為50μm的深隔離槽301；

(2b)如圖8d所示，采用CVD的方法，淀積SiO₂401將該深隔離槽填滿；

(2c)如圖8e所示，采用化學(xué)機械拋光(Chemical Mechanical Polishing,簡稱CMP)方法，去除表面第一Si₃N₄/SiN層202和第一SiO₂層201，使GeOI襯底表面平整；

步驟3，P、N區(qū)深槽制備步驟：

(3a)如圖8f所示，采用CVD方法，在襯底上連續(xù)淀積延二層材料，第一層為300nm厚度的第二SiO₂層601，第二層為500nm厚度的第二Si₃N₄/SiN層602；

(3b)如圖8g所示，光刻P、N區(qū)深槽，濕法刻蝕P、N區(qū)第二Si₃N₄/SiN層602和第二SiO₂層601，形成P、N區(qū)圖形；采用干法刻蝕，在P、N區(qū)形成寬4μm，深5μm的深槽701，P、N區(qū)槽的長度根據(jù)在所制備的天線中的應(yīng)用情況而確定；

(3c)如圖8h所示，在850℃下，高溫處理10分鐘，氧化槽內(nèi)壁形成氧化層801，以使P、N區(qū)槽內(nèi)壁平整；

(3d)如圖8i所示，利用濕法刻蝕工藝去除P、N區(qū)槽內(nèi)壁的氧化層801。

步驟4，P、N接觸區(qū)制備步驟：

(4a)如圖8j所示，利用有機金屬化學(xué)氣相沉積(Metal-organic Chemical Vapor Deposition,簡稱MOCVD)工藝，在P、N區(qū)槽中淀積多晶AlAs1001，并將溝槽填滿；

(4b)如圖8k所示，采用CMP，去除表面多晶AlAs1001與第二Si₃N₄/SiN層602，使表面平整；

(4c)如圖8l所示，采用CVD的方法，在表面淀積一層多晶AlAs1201，厚度為200～500nm；

(4d)如圖8m所示，光刻P區(qū)有源區(qū)，采用帶膠離子注入方法進行P⁺注入，使P區(qū)有源區(qū)摻雜濃度達到0.5×10²⁰cm^-3，去除光刻膠，形成P接觸1301；

(4e)光刻N區(qū)有源區(qū)，采用帶膠離子注入方法進行N⁺注入，使N區(qū)有源區(qū)摻雜濃度為0.5×10²⁰cm^-3，去除光刻膠，形成N接觸1302；

(4f)如圖8n所示，采用濕法刻蝕，刻蝕掉P、N接觸區(qū)以外的多晶AlAs1201，形成P、N接觸區(qū)；

(4g)如圖8o所示，采用CVD的方法，在表面淀積SiO₂1501，厚度為800nm；

(4h)在1000℃，退火1分鐘，使離子注入的雜質(zhì)激活、并且推進AlAs中雜質(zhì)；

步驟5，構(gòu)成PIN二極管步驟：

(5a)如圖8p所示，在P、N接觸區(qū)光刻引線孔1601；

(5b)如圖8q所示，襯底表面濺射金屬，在750℃合金形成金屬硅化物1701，并刻蝕掉表面的金屬；

(5c)襯底表面濺射金屬，光刻引線；

(5d)如圖8r所示，淀積Si₃N₄/SiN形成鈍化層1801，光刻PAD，形成PIN二極管，作為制備固態(tài)等離子天線材料。

本實施例中，上述各種工藝參數(shù)均為舉例說明，依據(jù)本領(lǐng)域技術(shù)人員的常規(guī)手段所做的變換均為本申請之保護范圍。

本發(fā)明制備的應(yīng)用于固態(tài)等離子可重構(gòu)天線的pin二極管，首先，所使用的鍺材料，由于其高遷移率和大載流子壽命的特性，提高了pin二極管的固態(tài)等離子體濃度；其次，鍺材料由于其氧化物GeO熱穩(wěn)定性差的特性，P區(qū)和N區(qū)深槽側(cè)壁平整化的處理可在高溫環(huán)境自動完成，簡化了材料的制造方法；再次，本發(fā)明制備的應(yīng)用于固態(tài)等離子可重構(gòu)天線的GeOI基pin二極管采用了一種基于刻蝕的深槽介質(zhì)隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

實施例三

請參照圖9，圖9為本發(fā)明實施例提供的另一種多層全息天線中的AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管的結(jié)構(gòu)示意圖。該AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管采用上述如圖2所示的制造方法制成，具體地，該AlAs-Ge-AlAs結(jié)構(gòu)的基等離子pin二極管在GeOI襯底301上制備形成，且pin二極管的P區(qū)304、N區(qū)305以及橫向位于該P區(qū)304和該N區(qū)305之間的I區(qū)均位于該GeOI襯底的頂層Ge層302內(nèi)。其中，該pin二極管可以采用STI深槽隔離，即該P區(qū)304和該N區(qū)305外側(cè)各設(shè)置有一隔離槽303，且該隔離槽303的深度大于等于該頂層Ge層302的厚度。

綜上所述，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制，本發(fā)明的保護范圍應(yīng)以所附的權(quán)利要求為準。