相關(guān)申請的交叉引用

于2015年12月18日提交的日本專利申請no.2015-247784的公開，包括說明書、附圖、以及摘要，通過引用整體合并于此。

本發(fā)明涉及半導(dǎo)體器件，并且更具體地涉及布線襯底和半導(dǎo)體芯片通過中介層電耦合的半導(dǎo)體器件。

背景技術(shù)：

日本未審專利申請公開no.2007-80946公開了一種具有通過中介層而被安裝在布線襯底上的半導(dǎo)體芯片的半導(dǎo)體器件，在該半導(dǎo)體器件中在中介層中形成了與半導(dǎo)體芯片電耦合的內(nèi)置電容器。

日本未審專利申請公開no.2014-204057公開了一種具有安裝在其上的半導(dǎo)體芯片的布線襯底，在該布線襯底中在布線區(qū)域的不同層中形成了產(chǎn)生用于阻抗匹配的電容的多個(gè)通孔布線和通路布線。

技術(shù)實(shí)現(xiàn)要素：

半導(dǎo)體器件的應(yīng)用領(lǐng)域包括通信技術(shù)領(lǐng)域。在通信技術(shù)領(lǐng)域中，繼續(xù)努力提高通信速度。為了提高通信速度，改善信號傳輸頻率的技術(shù)、增大用于并發(fā)傳輸?shù)男盘杺鬏斅窂降臄?shù)量的技術(shù)、減少信號傳輸損耗的技術(shù)、以及組合這些技術(shù)的技術(shù)是重要的。

作為對提高通信速度的技術(shù)的發(fā)展的努力，本發(fā)明人已經(jīng)對在其上安裝半導(dǎo)體部件的布線襯底之中構(gòu)建的用于阻抗匹配的校正電路進(jìn)行了研究。作為我們的研究結(jié)果，我們發(fā)現(xiàn)在布線襯底和半導(dǎo)體部件通過中介層電耦合的半導(dǎo)體器件中存在改進(jìn)的余地。

將從本說明書中的以下詳細(xì)描述和附圖更顯而易見得知本發(fā)明的上述和進(jìn)一步的目的及新穎特征。

根據(jù)本發(fā)明的一個(gè)方面，在半導(dǎo)體器件中，第一信號傳輸路徑包括：第一耦合部，用于使半導(dǎo)體部件與第二襯底電耦合；第二耦合部，用于使第二襯底與第一襯底電耦合；以及外部端子，該外部端子形成在第一襯底的第一后表面上。第一信號傳輸路徑進(jìn)一步包括：第一傳輸部，該第一傳輸部位于第二襯底之中以使第一耦合部與第二耦合部電耦合；以及第二傳輸部，該第二傳輸部位于第一襯底之中以使第二耦合部與外部端子電耦合。第一信號傳輸路徑與第一電路部耦合，該第一電路部具有與位于第二傳輸部的中途的第一分支部耦合的一個(gè)邊緣以及與第一電容元件耦合的另一個(gè)邊緣，并且第一電容元件形成在第二襯底之中。

根據(jù)本發(fā)明的一個(gè)方面，半導(dǎo)體器件的性能增強(qiáng)。

附圖說明

圖1說明了包括根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的電子設(shè)備的構(gòu)成的示例；

圖2說明了圖1所示的電子設(shè)備的電路的構(gòu)成的示例；

圖3是圖1所示的半導(dǎo)體器件中的一個(gè)的頂視圖；

圖4是圖3所示的半導(dǎo)體器件的底視圖；

圖5是沿著圖3的a-a線的放大截面圖；

圖6是圖5所示的中介層的局部放大截面圖；

圖7示意性地說明了圖5所示的半導(dǎo)體器件中的圖2所示的高速傳輸路徑的排列的示例；

圖8是示出了構(gòu)成圖7所示的電容元件的電極的導(dǎo)體圖案的放大平面圖；

圖9是示出了圖7所示的校正電路和高速傳輸路徑耦合的分支部及其附近的放大平面圖；

圖10是圖8和圖9所示的校正電路的放大截面圖；

圖11是與圖5所示的布線襯底的通孔布線耦合的導(dǎo)體圖案(通孔焊區(qū))及其附近的放大平面圖；

圖12是與圖6所示的中介層的通孔布線耦合的導(dǎo)體圖案(通孔焊區(qū))及其附近的放大平面圖；

圖13是示出了圖10所示的示例的變型的放大截面圖；

圖14是示出了作為圖8所示的示例的變型的構(gòu)成電容元件的電極的導(dǎo)體圖案的放大平面圖；

圖15示意性地說明了作為圖7所示的示例的變型的半導(dǎo)體器件中的高速傳輸路徑的排列的示例；

圖16是示出了圖15所示的校正電路的變型的放大平面圖。

圖17是示出圖10所示的示例的變型的放大截面圖；

圖18是示出了圖17所示的示例的變型的放大截面圖；

圖19示意性地說明了作為圖7所示的示例的變型的用于使半導(dǎo)體器件中的半導(dǎo)體部件之間耦合的多個(gè)高速傳輸路徑和信號傳輸路徑的排列的示例；以及

圖20是相對于圖9所示的示例作為比較示例的在布線襯底中形成有校正電路的區(qū)域的附近的放大平面圖。

具體實(shí)施方式

說明中的描述規(guī)則

本發(fā)明的優(yōu)選實(shí)施例可以根據(jù)需要或?yàn)榱朔奖闫鹨姸诓煌牟糠种蟹珠_描述，但是如此描述的實(shí)施例彼此不相關(guān)，除非另有明確說明。不管描述它們的順序，一個(gè)實(shí)施例可以部分地是另一個(gè)的詳細(xì)形式，或者一個(gè)實(shí)施例可以整體或部分地是另一個(gè)的變型。基本上，不重復(fù)對相同元件或事物的描述。在優(yōu)選實(shí)施例中，構(gòu)成元件不一定是必要的，除非在理論上是必要的或者對于上下文顯然是必要的。

在本發(fā)明的實(shí)施例中的對材料或組合物的描述中，表述“x包括a”不排除包括除a以外的元素的材料或組合物，除非另有明確說明或者除非顯然地上下文要求排除另一元素。如果該表述涉及成分，那么這意味著“x包含作為主要成分的a”。例如，很顯然地術(shù)語“硅構(gòu)件”不僅指由純硅制成的構(gòu)件，而且還指由sige(硅鍺)合金或者另一類型的含有硅作為主要成分的多成分合金制成的構(gòu)件或者含有另一添加劑的硅基構(gòu)件。類似地，例如，術(shù)語“鍍金”，“cu層”、以及“鍍鎳”不僅指由純金、cu、以及鎳制成的構(gòu)件，而且還指由分別含有金、cu、以及鎳作為主要成分的多成分材料制成的構(gòu)件。

此外，即使當(dāng)對元素指示了特定數(shù)值或量時(shí)，元素的數(shù)值或量可以大于或小于特定數(shù)值或量，除非另有明確說明或者除非理論上限于特定值或量或者除非上下文要求元素被限制為特定值或量。

在示出了優(yōu)選實(shí)施例的所有附圖中，相同或相似單元由相同或相似附圖標(biāo)記或數(shù)字來表示，并且不重復(fù)對其的基本描述。

關(guān)于附圖，即使在截面圖中，如果陰影可能會(huì)導(dǎo)致圖表看起來復(fù)雜或者很容易將有關(guān)區(qū)域與空氣間隙區(qū)分開，那么可以省略陰影等等。與此相關(guān)，如果從說明等等可顯而易見地得知孔的外形，那么甚至對于平面封閉的孔可以省略背景輪廓。此外，即使圖未示出截面，也可以添加陰影或點(diǎn)圖案以澄清所涉及的區(qū)域不是空氣間隙或者清楚地示出該區(qū)域的邊界。

電子設(shè)備

首先，參考圖1和圖2，將描述多個(gè)半導(dǎo)體器件(半導(dǎo)體封裝)被安裝在母板上并且電信號在半導(dǎo)體器件之間傳輸?shù)碾娮釉O(shè)備(通信設(shè)備)的示例。圖1說明了包括根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的電子設(shè)備的構(gòu)成的示例。圖2說明了圖1所示的電子設(shè)備的電路的構(gòu)成的示例。在圖1中，為了清楚地示出半導(dǎo)體器件pkg1和半導(dǎo)體器件pkg2電耦合，由粗線示意性地表示高速傳輸路徑sgp1。

圖1所示的電子設(shè)備(電子裝置)edv1包括布線板(母板、安裝板)mb1、安裝在布線板mb1上的半導(dǎo)體器件pkg1、以及安裝在布線板mb1上的半導(dǎo)體器件pkg2。半導(dǎo)體器件pkg1和pkg2通過形成在布線板mb1中的信號傳輸路徑sgp而電耦合。

更具體地，如圖2所示，電子設(shè)備edv1具有多個(gè)信號傳輸路徑sgp。在圖2所示的示例中，信號傳輸路徑sgp包括低速傳輸路徑sgp2和高速傳輸路徑sgp1。高速傳輸路徑sgp1以第一傳輸速度傳送電信號。低速傳輸路徑sgp2以比第一傳輸速度慢的第二傳輸速度傳送電信號。在圖2所示的示例中，高速傳輸路徑sgp1包括用于傳送差分信號的一對差分信號傳輸路徑dsp與dsn。

下面在通過作為高速傳輸路徑sgp1的示例的一對差分信號傳輸路徑dsp和dsn來傳送差分信號的假設(shè)之下對該實(shí)施例進(jìn)行描述。然而，本發(fā)明不僅可以應(yīng)用于高速差分信號，而且還可以應(yīng)用于其它類型的高速信號。例如，即使在通過單個(gè)信號傳輸路徑sgp所傳送的所謂單端信號的情況下，也可通過增大頻率來進(jìn)行高速傳輸。

在圖2所示的示例中，半導(dǎo)體器件pkg1的半導(dǎo)體芯片(半導(dǎo)體部件)10具有與低速傳輸路徑sgp2耦合的用于低速信號發(fā)送的電極(電極焊盤、芯片電極)txl。半導(dǎo)體芯片10還具有與高速傳輸路徑sgp1耦合的用于高速信號發(fā)送的電極(電極焊盤、芯片電極)tx(具體地，發(fā)送一對差分信號的電極txp和txn)。

另一方面，半導(dǎo)體器件pkg2的半導(dǎo)體芯片20具有與低速傳輸路徑sgp2耦合的用于低速信號接收的電極(電極焊盤)rxl。半導(dǎo)體芯片20還具有與高速傳輸路徑sgp1耦合的用于高速信號接收的電極(電極焊盤)rx(具體地，接收一對差分信號的電極rxp和rxn)。

通過使電極txl和rxl電耦合所形成的低速傳輸路徑sgp2例如以小于3gbps(每秒吉比特)的傳輸速度來傳送電信號。通過使電極tx和rx電耦合所形成的高速傳輸路徑sgp1例如以約5gbps到100gbps的傳輸速度來傳送電信號。

為了抑制通過信號傳輸路徑所傳送的電信號的質(zhì)量的劣化，期望發(fā)送(輸出)阻抗、接收(輸入)阻抗、以及傳輸路徑中的阻抗彼此匹配。例如，如果信號傳輸路徑被設(shè)計(jì)成具有50ω(歐姆)的特征阻抗，那么當(dāng)發(fā)送阻抗和接收阻抗都是50ω時(shí)，可有效地傳送信號。

然而，已經(jīng)發(fā)現(xiàn)如果發(fā)送電極和接收電極通過簡單地被設(shè)計(jì)為具有50ω的特征阻抗的信號傳輸路徑而耦合，那么會(huì)發(fā)生由于信號反射所引起的信號質(zhì)量劣化，特別是在高速信號傳輸路徑中。

如果為了提高信號傳輸速度而增大信號輸入/輸出電路的操作頻率，那么輸入/輸出元件(例如用于輸入/輸出的保護(hù)電路元件或電極焊盤)的寄生電容導(dǎo)致輸入/輸出元件(用于輸入或輸出的元件)的阻抗顯著下降。例如，如果將輸入/輸出元件設(shè)計(jì)成具有50ω的阻抗并且以1.25ghz(吉赫茲)的頻率操作，那么其阻抗下降到43ω。如果輸入/輸出元件以5ghz的頻率操作，那么其阻抗下降到14ω。隨著輸入/輸出元件的阻抗下降，在輸入/輸出元件和與其耦合的布線之間的接合點(diǎn)處可能會(huì)發(fā)生信號反射，這導(dǎo)致信號質(zhì)量惡化。歸因于反射的這種信號質(zhì)量劣化可能發(fā)生在圖2所示的用于高速信號發(fā)送的電極tx以及用于高速信號接收的電極rx中。

因此，本發(fā)明人已經(jīng)探討了通過在輸入/輸出元件附近提供用于阻抗匹配的校正電路來抑制由于高速傳輸路徑中的輸入/輸出元件的阻抗下降所引起的信號質(zhì)量劣化的方法。具體地說，本發(fā)明人已研究了通過校正電路imc經(jīng)由信號反射來提高信號傳輸特性的方法，其中用于阻抗匹配的校正電路imc耦合到發(fā)送電極tx和接收電極rx中的每一個(gè)的附近。

校正電路imc在與位于高速傳輸路徑中途的接合點(diǎn)相反的邊緣處具有電容元件。電容元件距輸入/輸出元件的端子端部(例如電極tx或rx)的布線路徑距離例如是信號頻率的λ/4(1/4波長)。

如果電容元件例如位于如上所述的信號頻率的λ/4的位置，那么圖2所示的接收電極rx(即輸入元件)操作如下。輸入元件所接收到的信號被輸入元件的寄生電容反射，并且反射波再次被校正電路imc的電容元件反射并以相移λ/2返回到輸入元件端(輸入端)。因此，輸入元件的寄生電容所反射的波與校正電路imc的電容元件所反射的波相互抵消。因?yàn)椴迦朐谛盘栴l率λ/4位置的電容元件由此消除了在與輸入/輸出元件耦合的布線的接合點(diǎn)處的信號反射，因此信號傳輸路徑中的信號特性改善了。

另一方面，發(fā)送電極tx(即輸出元件)操作如下。從輸出元件端所發(fā)送的信號的一部分由于輸出元件的寄生電容而被反射。信號的非反射部分被校正電路imc的電容元件部反射，并且以相移λ/2的方式返回到輸出元件端(輸出端)。因此，由于輸出元件的寄生電容所反射的波與校正電路imc的電容元件所反射的波相互抵消。因?yàn)椴迦朐谛盘栴l率λ/4位置的電容元件由此消除了在與輸入/輸出元件耦合的布線的接合點(diǎn)處的信號反射，因此信號傳輸路徑中的信號特性改善了。

電容元件距輸入/輸出元件的端子端部的距離是等于波長λ的四分之一的長度，這取決于信號傳輸路徑(在圖2所示的示例中高速傳輸路徑sgp1)中的所需信號頻帶中的頻率。等于波長λ的四分之一的長度可以是理想布線長度λ/4或在理想布線長度λ/4的容許誤差范圍中。例如，允許誤差范圍為λ/4的±20％。因?yàn)檩斎胼敵鲈?shí)際上不是單純的電容或電阻，而是這些的組合，因此即使布線長度為λ/4或理想的布線長度，也不能得到最佳特性。此外，在輸入/輸出元件的端子端部上的或者在校正電路imc的電容元件上的電容反射可能不適時(shí)地取決于由布線路徑的電容組件(c)與電阻組件(r)的乘積(cr)所確定的時(shí)間常數(shù)。為此，必須考慮到信號反射的不適時(shí)的程度來確定電容元件距輸入/輸出元件的端子端部的距離。如果是這樣的話，則應(yīng)考慮到模擬結(jié)果或?qū)嶋H的測量結(jié)果來確定電容元件距輸入/輸出元件的端子端部的最佳距離。其結(jié)果是，在一些情況下，電容元件距輸入/輸出元件的端子端部的距離例如是在λ/8至λ/4的范圍中。

在使用校正電路imc來改善信號傳輸特性的方法中，校正電路imc必須與多個(gè)信號傳輸路徑中的每一個(gè)耦合。另外，如上所述，因?yàn)殡S著信號傳輸頻率增大，輸入/輸出元件的阻抗大大下降，因此必須在反射信號的校正電路imc中的若干點(diǎn)提供電容元件。因此，構(gòu)成電容元件的導(dǎo)體圖案所占據(jù)的面積增大。此外，為了增大信號傳輸路徑的數(shù)量，必須對信號傳輸路徑形成許多布線，但是許多電容元件的存在減少了用于形成信號傳輸路徑布線的資源。因此，布線襯底的平面尺寸以及布線襯底中的布線層的數(shù)量必須增加并且布線結(jié)構(gòu)變得復(fù)雜。從另一個(gè)觀點(diǎn)來看，由于對布線襯底的平面尺寸以及布線層的數(shù)量的限制，信號傳輸路徑的數(shù)量受到限制。

半導(dǎo)體器件

接下來，將描述根據(jù)該實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。在該部分中，將概述半導(dǎo)體器件的基本結(jié)構(gòu)，并且在下一部分中，將對與高速信號傳輸路徑耦合的校正電路進(jìn)行詳細(xì)地說明。

從這一部分開始，將對作為典型示例的半導(dǎo)體器件pkg1進(jìn)行說明，盡管在圖1和圖2中示出了半導(dǎo)體器件pkg1和半導(dǎo)體器件pkg2。如上所述，校正電路imc的使用對于用于發(fā)送的半導(dǎo)體器件pkg1以及用于接收的半導(dǎo)體器件pkg2都是有效的。因此，通過將圖7所示的高速傳輸路徑sgp1的箭頭方向變?yōu)閺耐獠慷俗觕p3到半導(dǎo)體芯片10的方向，可將下面所給出的對半導(dǎo)體器件pkg1的說明應(yīng)用于半導(dǎo)體器件pkg2，但在此不再重復(fù)對半導(dǎo)體器件pkg2的說明。

圖3是圖1所示的半導(dǎo)體器件中的一個(gè)的頂視圖。圖4是圖3所示的半導(dǎo)體器件的底視圖。圖5是沿著圖3的a-a線的放大截面圖。圖6是圖5所示的中介層的局部放大截面圖。

為了便于理解，在圖3至圖5中示出了少量的端子，端子的數(shù)量不局限于圖3至圖5所示的端子數(shù)量。這里所示的結(jié)構(gòu)可以應(yīng)用于具有諸如焊盤1pd、底面端子43、或者焊區(qū)3ld這樣的100至10000個(gè)端子的半導(dǎo)體器件。為了便于理解，在圖5中省略了圖6所示的中介層40的布線4w。

如圖3和圖5所示，根據(jù)該實(shí)施例的半導(dǎo)體器件pkg1包括布線襯底(第一襯底，封裝襯底)30、安裝在布線襯底30上的中介層(第二襯底，中繼板)40、以及安裝在中介層40上的半導(dǎo)體芯片10。通過中介層40將半導(dǎo)體芯片10安裝在布線襯底30上。

如圖5所示，布線襯底30具有通過中介層40將半導(dǎo)體芯片10安裝在其上的頂面(表面，芯片安裝表面，第一前表面)3t、與頂面3t相反的底面(表面，封裝表面，第一后表面)3b、以及位于頂面3t與底面3b之間的側(cè)面3s。如圖3所示，布線襯底30在平面圖中具有方形形狀。

中介層40具有安裝半導(dǎo)體芯片10的頂面(表面，芯片安裝表面，第二前表面)4t、與頂面4t相反的底面(表面，封裝表面，第二后表面)4b、以及位于頂面4t與底面4b之間的側(cè)面4s。如圖3所示，中介層40在平面圖中具有方形形狀。中介層40被安裝在布線襯底30上，其中底面4b與布線襯底30的頂面3t相面對。

半導(dǎo)體芯片10具有前表面(主表面，頂面)10t、與前表面10t相反的后表面(主表面，底面)10b、以及位于前表面10t與后表面10b之間的側(cè)表面10s。如圖3所示，半導(dǎo)體芯片10在平面圖中具有方形形狀。在圖5所示的示例中，按照形成有多個(gè)焊盤(電極，芯片電極，電極焊盤)的前表面10t與中介層40的頂面4t相面對這樣的方式，將半導(dǎo)體芯片10安裝在中介層40上。將這種安裝方法稱為面朝下安裝方法。將半導(dǎo)體芯片10與中介層40電耦合而表面保持焊盤1pd與中介層40的頂面4t相面對的方法稱為倒裝芯片耦合方法。

布線襯底30是半導(dǎo)體器件pkg1的基底材料，并且如圖4所示在布線襯底30的底面3b上形成了作為半導(dǎo)體器件pkg1的外部端子的多個(gè)焊球sb。在圖4所示的示例中，焊球(外部端子，電極，外部電極)sb排列成行和列(陣列圖案，矩陣圖案)。每個(gè)焊球sb與焊區(qū)(外部端子，電極，外電極)3ld耦合(參見圖5)。

像半導(dǎo)體器件pkg1這樣的在封裝表面上具有排列成行和列的多個(gè)外部端子(焊球sb，焊區(qū)3ld)的半導(dǎo)體器件被稱為面陣列半導(dǎo)體器件。在面陣列型半導(dǎo)體器件pkg1中，布線襯底30的封裝面(底面3b)可有效地用作外部端子的空間，因此這種類型的半導(dǎo)體器件是理想的，因?yàn)榧词巩?dāng)外部端子的數(shù)量增加時(shí)也可抑制半導(dǎo)體器件pkg1的所需封裝面積增大。簡而言之，即使當(dāng)半導(dǎo)體器件pkg1具有更大數(shù)量的外部端子以應(yīng)對更高功能性或更高集成度的趨勢時(shí)，也可以緊湊的方式封裝具有數(shù)量增加的外部端子的半導(dǎo)體器件pkg1。

在圖4所示的示例中，關(guān)于布線襯底30的平面尺寸(平面圖中的尺寸，頂面3t和底面3b的尺寸，外部尺寸)，布線襯底30具有一側(cè)的長度例如為12mm至60mm左右的方形或矩形的形狀。關(guān)于布線襯底30的厚度(高度)，如圖5所示的頂面3t距底面3b的距離例如是0.3mm至1.3mm左右。

布線襯底30是用于使安裝在頂面3t上的中介層40與作為圖1所示的母板(封裝板)的布線板mb1電耦合的中繼板。布線襯底30具有用于使作為芯片安裝表面(設(shè)備安裝表面，部件安裝表面)的頂面3t與作為封裝表面的底面3b電耦合的多個(gè)布線層(在圖5所示的示例中為六層)wl1，wl2，wl3，wl4，wl5，wl6。每個(gè)布線層具有作為用于供應(yīng)電信號或電力的路徑的導(dǎo)體布線圖案，并且被用于路徑之間的隔離的絕緣層31覆蓋。在厚度方向上相鄰的布線層通過諸如通路布線3v或通孔布線3tw這樣的層間導(dǎo)電路徑電耦合。

在布線層當(dāng)中，最靠近頂面3t的布線層wl1大多被作為阻焊膜的絕緣層31t覆蓋。在布線層當(dāng)中，最靠近底面3b的布線層wl6大多被作為阻焊膜的絕緣層31b覆蓋。

布線襯底30例如是通過堆積方法使多個(gè)布線層層疊在作為樹脂浸漬玻璃纖維的預(yù)浸材料的絕緣層(芯材料，芯絕緣層)31c的上方和下方而形成的。與絕緣層31c的頂面3ct相鄰的布線層wl3和與絕緣層31c的底面3cb相鄰的布線層wl4通過埋設(shè)在按照使絕緣層31c從頂面3ct和底面3cb中的一個(gè)穿透到另一個(gè)表面的方式形成的多個(gè)通孔中的多個(gè)通孔布線3tw而電耦合。

在布線襯底30的頂面3t上形成了與半導(dǎo)體芯片10電耦合的多個(gè)端子(接合焊盤，接合引線，芯片耦合端子)3bf。在布線襯底30的底面3b上形成了作為半導(dǎo)體器件pkg1的外部輸入/輸出端子的多個(gè)焊區(qū)3ld。端子3bf和焊區(qū)3ld通過在布線襯底30中所形成的布線3w、通路布線3v、以及通孔布線3tw而電耦合。

在圖5所示的示例中，布線襯底30具有若干布線層層疊在作為布線襯底30的芯材料的絕緣層31c上方和下方這樣的層壓結(jié)構(gòu)。作為圖5所示的結(jié)構(gòu)的變型，可以使用所謂的無芯襯底，在該無芯襯底中不提供諸如預(yù)浸材料這樣的硬質(zhì)材料的絕緣層31c，而是依次層疊絕緣層31和諸如布線3w這樣的導(dǎo)體圖案。如果使用無芯襯底，那么不形成通孔布線3tw并且布線層通過通路布線3v電耦合。雖然圖5示出了布線襯底30具有六個(gè)布線層這樣的示例，但是布線襯底可以具有七個(gè)或更多布線層或者五個(gè)或更少布線層。

布線襯底30具有按照圍繞諸如布線3w這樣的導(dǎo)體圖案的方式而形成的大導(dǎo)電平面(導(dǎo)體圖案)3pl。例如，稍后將說明的圖9示出了被配備成圍繞布線層wl2中的若干布線3w以及若干通路焊區(qū)3vl的導(dǎo)電體平面3pl。稍后將說明的圖11示出了被配備成圍繞布線層wl3中的通孔焊區(qū)3thl的導(dǎo)電體平面3pl。導(dǎo)體平面3pl是在未形成有諸如用于信號傳輸?shù)牟季€或端子這樣的導(dǎo)體圖案的區(qū)域中形成的導(dǎo)體圖案，并且它是用于供應(yīng)參考電勢或電源電勢的路徑的一部分。例如，在圖5所示的wl1，wl2，wl3，wl4和wl5的每一個(gè)中提供了導(dǎo)體平面3pl。

在圖5所示的示例中，焊球(焊料材料，外部端子，電極，外部電極)sb與每個(gè)焊區(qū)3ld耦合。焊球sb是用于當(dāng)將半導(dǎo)體器件pkg1安裝在布線板mb1上時(shí)使圖1所示的布線板mb1的多個(gè)端子(未示出)與焊區(qū)3ld電耦合的導(dǎo)電構(gòu)件。焊球sb是含有鉛(pb)的sn-pb焊料構(gòu)件或者基本上不含鉛的無鉛焊料構(gòu)件。例如，無鉛焊料材料包括錫(sn)、錫-鉍(sn-bi)、錫-銅-銀(sn-cu-ag)、以及錫-銅(sn-cu)。在這里，“無鉛”是指按照rohs(有害物質(zhì)限制)指令規(guī)定的鉛(pb)的含量為0.1wt％或以下。

如圖5所示，半導(dǎo)體器件pkg1包括安裝在布線襯底30上的中介層40。將中介層40安裝在布線襯底30的頂面3t上，其中其底面4b與布線襯底30的頂面3t相面對。中介層40是位于布線襯底30與半導(dǎo)體芯片10之間的中繼板。作為該實(shí)施例的變型，可以將多個(gè)半導(dǎo)體芯片10安裝在中介層40上。如果是這種情況，則半導(dǎo)體芯片10可以通過中介層40彼此電耦合。

如圖6所示，中介層40是多個(gè)布線層層疊的多層布線襯底。在圖6所示的示例中，中介層40從頂面4t開始依次共有八個(gè)布線層m1，m2，m3，m4，m5，m6，m7和m8。每個(gè)布線層具有諸如布線4w這樣的導(dǎo)線圖案并且相鄰導(dǎo)體圖案被絕緣層41覆蓋。中介層40中的布線層數(shù)量不局限于圖3中所示的布線層數(shù)量，并且其可以小于或大于8。

在圖6所示的示例中，中介層40具有多個(gè)布線層層疊在作為基底材料的絕緣層(芯層，芯材料，芯絕緣層)41c上方和下方這樣的層壓結(jié)構(gòu)。絕緣層41c是中介層40的基底材料并且例如是由絕緣材料，諸如浸漬有諸如環(huán)氧樹脂這樣的樹脂的玻璃纖維，制成。

層疊在絕緣層41c上方和下方的絕緣層41例如是由諸如熱固性樹脂這樣的有機(jī)絕緣材料制成的?；蛘?，絕緣層41可以是由諸如二氧化硅(sio2)這樣的玻璃材料(無機(jī)絕緣材料)制成的。如果絕緣層41是由無機(jī)絕緣材料制成的，則可提高作為每個(gè)布線層的基底的絕緣層41的平坦度，并且從而可減小布線4w的布線寬度或者可使布線4w的排列密度高于布線襯底30的布線3w的排列密度。例如通過堆疊方法可形成層疊在絕緣層41c上方和下方的布線層。

在中介層40的布線層中，布線圖案以比布線襯底30的布線層更細(xì)的間距排列。在圖6所示的示例中，布線襯底30的布線3w的厚度為15μm至20μm左右。另一方面，中介層40的布線4w的厚度為3μm～6μm左右。關(guān)于布線襯底30的布線層，在厚度方向上相鄰布線層之間的距離為25μm至35μm左右。另一方面，關(guān)于中介層40的布線層，在厚度方向上相鄰布線層之間的距離為3μm至8μm左右。由此可知，中介層40的布線層當(dāng)中的在厚度方向上的相鄰布線層之間的距離比布線襯底30的布線層當(dāng)中的在厚度方向上的相鄰布線層之間的距離要短。因?yàn)橹薪閷?0具有比布線襯底30更薄的導(dǎo)體圖案，因此中介層40中的每個(gè)導(dǎo)體圖案的寬度以及排列間距在平面圖中可更小。例如，在本實(shí)施例中，圖6所示的布線襯底30的每個(gè)布線層中的布線3w的最小寬度(布線寬度：在與布線延伸的方向相垂直的方向上的布線的長度)約為13μm。布線襯底30的每個(gè)布線層中的相鄰導(dǎo)體圖案之間的最小距離(間隔)約為13μm。另一方面，圖6所示的中介層40的每個(gè)布線層中的布線4w的最小寬度約為2μm至6μm左右。中介層40的每個(gè)布線層中的相鄰導(dǎo)體圖案之間的最小距離(間隔)約為2μm至6μm左右。

簡而言之，在根據(jù)本實(shí)施例的半導(dǎo)體器件pkg1中，將以比布線襯底30更高密度形成的中介層40安裝在布線襯底30上，并且半導(dǎo)體芯片10通過中介層40與布線襯底30電耦合。這意味著與不提供中介層40時(shí)相比，與半導(dǎo)體芯片10耦合的許多布線路徑可以以更高的密度排列。換句話說，通過在半導(dǎo)體芯片10與布線襯底30之間放置具有精細(xì)間距圖案的中介層40，可增大與半導(dǎo)體芯片10耦合的布線路徑的數(shù)量。

中介層40的布線層通過作為中間層導(dǎo)電路徑的通路布線4v和通孔布線4tw電耦合。更具體地，絕緣層41c具有頂面41t以及與頂面41t相反的底面41b。絕緣層41c具有用于使它從頂面41t和底面41b中的一個(gè)穿透到另一個(gè)表面的多個(gè)通孔以及通過使導(dǎo)體埋設(shè)在通孔中而形成的多個(gè)通孔布線4tw。通孔布線4tw的每一個(gè)用作中間層導(dǎo)電路徑，該中間層導(dǎo)電路徑用于使位于絕緣層41c的頂面41t上方的布線層m4與位于絕緣層41c的底面41b下方的布線層m5電耦合。

層疊在絕緣層41c的頂面41t上方的布線層m4，m3，m2和m1通過多個(gè)通路布線4v彼此電耦合。層疊在絕緣層41c的底面41b下方的布線層m5，m6，m7和m8通過多個(gè)通路布線4v彼此電耦合。作為中介層40的布線層的排列的變型，層疊在絕緣層41c的頂面41t上方的布線層的數(shù)量可以不同于層疊在絕緣層41c的底面41b下方的布線層的數(shù)量，只要能夠保持中介層40的形狀。如果層疊在絕緣層41t的頂面41t上方的布線層的數(shù)量大于層疊在絕緣層41c的底面41b下方的布線層的數(shù)量，那么可增大不涉及通孔布線4tw的布線路徑的布線層的數(shù)量并且同時(shí)可降低中介層40的厚度。

例如，通路布線4v如下形成。首先，絕緣層41形成為覆蓋基底布線層，此后在絕緣層41的一部分中形成開口以部分地暴露基底布線層。此后，將導(dǎo)體埋設(shè)在開口中以形成通路布線4v。在形成了通路布線4v之后，將另一布線層層疊在通路布線4v上以使得上布線層和下布線層電耦合。

中介層40具有按照圍繞諸如布線4w這樣的導(dǎo)體圖案的方式而形成的大導(dǎo)電平面(導(dǎo)體圖案)4pl。例如，稍后將說明的圖8示出了圍繞布線層m6中的每個(gè)電極mp1的導(dǎo)電體平面4pl。此外，稍后將說明的圖12示出了圍繞布線層m5中的通孔焊區(qū)4thl的導(dǎo)電體平面4pl。與在布線襯底30中所形成的導(dǎo)體平面3pl一樣(參見圖5)，導(dǎo)體平面4pl是在未形成有諸如信號傳輸布線或端子這樣的導(dǎo)體圖案的區(qū)域中形成的導(dǎo)體圖案，并且它是用于供應(yīng)參考電勢或電源電勢的路徑的一部分。例如，在圖6所示的布線層m2,m3,m4,m5,m6和m7的每一個(gè)中提供了導(dǎo)體平面4pl。

在中介層40的頂面4t上形成了多個(gè)頂面端子(接合焊盤、端子、半導(dǎo)體部件安裝表面端子、部件耦合端子)42(參見圖6)。每個(gè)頂面端子42例如通過由焊料所制成的凸塊電極1sb而與半導(dǎo)體芯片10的焊盤1pd耦合。在圖6所示的示例中，與頂面端子42耦合的通路布線4v形成在頂面端子42的正下方(按照在厚度方向上與頂面端子42重疊的方式)。在這種情況下，不需要用于使通路布線4v與頂面端子42耦合的空間，使得可增大頂面端子42的排列密度。作為圖6所示的示例的變型，為了使頂面端子42與通路布線4v耦合，可以在布線層m1中形成與頂面端子42耦合的引線布線(未示出)，以使得通路布線4v與頂面端子42通過引線布線耦合，盡管在圖中未示出。

在該實(shí)施例中，焊料的球形電極用作圖6所示的凸塊電極1sb。然而，凸塊電極1sb可以是其它各種形式。例如在銅(cu)或鎳(ni)的導(dǎo)體柱的尖端面具有焊料膜的柱狀凸塊(柱狀電極)可以用作凸塊電極1sb。

在中介層40的底面4b上形成了多個(gè)底面端子(端子，焊接焊盤，焊區(qū)，布線襯底耦合端子)43。每個(gè)底面端子43例如通過焊料的凸塊電極4sb等等與布線襯底30的端子3bf中的一個(gè)電耦合。

在圖6所示的示例中，與底面端子43耦合的通路布線4v形成在底面端子43的正上方(按照在厚度方向上與底面端子43重疊的方式)。在這種情況下，不需要用于使通路布線4v與底面端子43耦合的空間，使得可增大底面端子43的排列密度。在圖6所示的示例中，底面端子43的表面面積大于頂面端子42的表面面積。作為圖6所示的示例的變型，與布線層m1的上述變型一樣，為了使底面端子43與通路布線4v耦合，可以在布線層m8中形成與底面端子43耦合的引線布線(未示出)以使得通路布線4v與底面端子43通過引線布線耦合。

在圖6所示的示例中，頂面端子42和底面端子43沒有被絕緣膜覆蓋并且從絕緣層41暴露。作為圖6所示的示例的變型，可以形成用于覆蓋頂面端子42的絕緣膜(阻焊膜)以及用于覆蓋底面端子43的絕緣膜(阻焊膜)。在這種情況下，應(yīng)在絕緣膜中形成開口以便頂面端子42和底面端子43分別部分地從該開口中的絕緣膜暴露，并且凸塊電極1sb可與頂面端子42耦合，并且凸塊電極4sb可與底面端子43耦合。

關(guān)于布線層的數(shù)量，除了中介層40的上述變型之外，可以以其它各種方式對中介層40做出修改。例如，作為圖6所示的示例的變型，可以使用不具有絕緣層41c的所謂的無芯襯底。作為圖6所示的示例的另一變型，可以采用諸如硅(si)襯底這樣的半導(dǎo)體襯底用作基底材料，并且多個(gè)布線層層疊在半導(dǎo)體襯底的主表面上方這樣的所謂的硅中介層。

然而，當(dāng)形成具有多個(gè)布線層的布線襯底時(shí)，必須改善每個(gè)布線層的平坦度，以便減小每個(gè)布線的寬度以及布線之間的間隔。通常，當(dāng)采用堆疊方法以使布線層層疊時(shí)，隨著要層疊的布線層的數(shù)量越大，越難以確保上布線層的平坦度。在該實(shí)施例中所使用的形成絕緣層41c并且使布線層層疊在絕緣層41c的頂面41t和底面41b上的方法是可取的，因?yàn)榭稍黾硬季€層的數(shù)量并且可提高每個(gè)布線層的平坦度。

如圖3所示，半導(dǎo)體器件pkg1包括安裝在中介層40的頂面4t上的半導(dǎo)體芯片10。如圖6所示，半導(dǎo)體芯片10包括具有主表面11t的硅襯底(基底材料)11以及位于主表面11t上方的布線層12。在圖6中，為了便于理解而示出了單個(gè)布線層，但是圖6所示的布線層12具有比中介層40的布線層m1，m2和m3要薄的布線層層疊這樣的層壓結(jié)構(gòu)。另外，為了便于理解，在每個(gè)布線層12中形成多個(gè)布線，雖然圖中未示出。布線被絕緣層覆蓋，該絕緣層使布線與相鄰布線層彼此隔離。絕緣層例如是由諸如氧化硅(sio)這樣的半導(dǎo)體氧化物制成的無機(jī)絕緣層。

在每個(gè)半導(dǎo)體芯片10的硅襯底11的主表面11t上形成諸如晶體管元件和二極管元件這樣的多個(gè)半導(dǎo)體元件。半導(dǎo)體元件通過布線層12中的多個(gè)布線與形成在前表面10t上的多個(gè)焊盤1pd電耦合。

在該實(shí)施例中，將半導(dǎo)體芯片10的每一個(gè)安裝在中介層40的頂面4t上，其中前表面10t與中介層40的頂面4t相面對。將該安裝方法稱為面朝下安裝方法或倒裝芯片耦合方法。在該倒裝芯片耦合方法中，半導(dǎo)體芯片10和中介層40如下電耦合。

在半導(dǎo)體芯片10的布線層12上形成多個(gè)焊盤(表面電極，部件電極，電極焊盤)1pd。每個(gè)焊盤1pd的一部分從作為半導(dǎo)體芯片10的前表面101上的保護(hù)絕緣膜的鈍化膜13暴露。焊盤1pd通過與焊盤1pd的暴露部分耦合的凸塊電極1sb而與中介層40的頂面端子42電耦合。

已在將半導(dǎo)體芯片10直接安裝在中介層40上這樣的假設(shè)之下對該實(shí)施例進(jìn)行了說明；然而，代替圖5中所示的半導(dǎo)體芯片10，可以安裝合并半導(dǎo)體芯片的半導(dǎo)體封裝(半導(dǎo)體部件)。半導(dǎo)體部件可以是包含多個(gè)半導(dǎo)體芯片的半導(dǎo)體封裝。

校正電路

接下來，將利用根據(jù)本實(shí)施例的半導(dǎo)體器件pkg1來描述形成用于阻抗匹配的校正電路并使其與高速傳輸路徑耦合。作為典型示例，下面所述的圖僅示出了半導(dǎo)體器件pkg1的多個(gè)(許多)高速傳輸路徑sgp1當(dāng)中的一個(gè)。這意味著，例如，如在隨后參考圖19所描述的半導(dǎo)體器件pkg6中，像下面描述的高速傳輸路徑sgp1一樣，高速傳輸路徑sgp1中的每一個(gè)與校正電路imc1耦合?；蛘?，半導(dǎo)體器件pkg1的許多高速傳輸路徑sgp1中的一些可以在結(jié)構(gòu)上與下面描述的高速傳輸路徑sgp1相同。對于半導(dǎo)體器件pkg3(參見圖15)、半導(dǎo)體器件pkg4(參見圖17)、以及半導(dǎo)體器件pkg5(參見圖18)也是如此。

圖7示意性地說明了圖5所示的半導(dǎo)體器件中的圖2所示的高速傳輸路徑的排列的示例。圖8是示出了用于構(gòu)成圖7所示的電容元件的電極的導(dǎo)電圖案的放大平面圖。圖9是示出了圖7所示的校正電路與高速傳輸路徑耦合的分支部及其附近的放大平面圖。圖10是圖8和圖9所示的校正電路的放大截面圖。圖11是與圖5所示的布線襯底的通孔布線耦合的導(dǎo)體圖案(通孔焊區(qū))及其附近的放大平面圖。圖12是與圖6所示的中介層的通孔布線耦合的導(dǎo)體圖案(通孔焊區(qū))及其附近的放大平面圖。圖20是相對于圖9所示的示例作為比較示例的形成有布線襯底中的校正電路的區(qū)域的附近的放大平面圖。

在圖7中，為了易于理解高速傳輸路徑sgp1以及與高速傳輸路徑sgp1耦合的校正電路imc1，僅示出了一個(gè)高速傳輸路徑sgp1以及與高速傳輸路徑sgp1耦合的校正電路imc1的布線路徑，并且省略其它布線路徑。雖然圖8、9、11、12、20是放大平面圖，但是為了清楚地示出導(dǎo)體圖案的輪廓，將陰影線應(yīng)用于這些圖中的導(dǎo)體圖案。在圖8、9、11、12、20中，由虛線表示與下布線層耦合的通路布線3v和4v的輪廓，并且由虛線表示與上布線層耦合的通路布線3v的輪廓。在圖11和圖12中，通孔布線3tw和4tw的輪廓由虛線表示。

如先前參考圖2所描述的，高速傳輸路徑sgp1傳送差分信號。因此，圖7所示的高速傳輸路徑sgp1是圖2所示的一對差分信號傳輸路徑dsp和dsn中的一個(gè)。圖8和圖9示出了用于構(gòu)成差分對的兩個(gè)差分信號傳輸路徑dsp和dsn。在差分信號傳輸路徑中，構(gòu)成差分對的兩個(gè)布線路徑沿著彼此延伸。就形狀而言，差分信號傳輸路徑dsp和dsn基本上彼此相同(類似或?qū)ΨQ)，如在圖8和9中所示的示例。

如圖7所示，半導(dǎo)體器件pkg1的高速傳輸路徑sgp1形成為使半導(dǎo)體芯片10和焊球sb耦合并且其與布線襯底30中的校正電路imc1耦合。在校正電路imc1中，在一個(gè)邊緣處的分支部br1與高速傳輸路徑sgp1耦合，并且另一個(gè)邊緣處的電容元件cap1形成在中介層40中。

更具體地，高速傳輸路徑sgp1具有用于使半導(dǎo)體芯片10與中介層40電耦合的耦合部cp1(第一耦合部)。耦合部cp1包括半導(dǎo)體芯片10的焊盤1pd和凸塊電極1sb以及中介層40的頂面端子42。高速傳輸路徑sgp1還具有用于使中介層40和布線襯底30耦合的耦合部(第二耦合部)cp2。耦合部cp2包括中介層40的底面端子43和凸起電極4sb以及布線襯底30的端子3bf。此外，高速傳輸路徑sgp1具有形成在布線襯底30的底面3b上的外部端子cp3。外部端子cp3是包括布線襯底30的焊區(qū)3ld以及焊球sb的耦合部。高速傳輸路徑sgp1具有位于中介層40中的用于使耦合部cp1和cp2電耦合的傳輸部(第一傳輸部)tp1，以及位于布線襯底30中的用于使耦合部cp2和外部端子cp3電耦合的傳輸部(第二傳輸部)tp2。高速傳輸路徑sgp1與校正電路(第一電路部)imc1耦合，其中一個(gè)邊緣與位于傳輸部tp2中途的分支部(第一分支部)br1耦合，并且另一邊緣與電容元件(第一電容元件)cap1耦合。校正電路imc1的電容元件cap1與中介層40耦合。

電容元件cap1具有形成在如圖8和10所示的中介層40的布線層中的一個(gè)(圖8和圖10所示的示例中的布線層m6)中的電極mp1。在電極mp1的周圍形成向其供應(yīng)參考電勢或電源電勢的導(dǎo)電平面4pl。通過電極mp1與周圍導(dǎo)體平面4pl之間的電容耦合產(chǎn)生了電容元件cap1的電容。

如上所述，在利用圖2所示的校正電路imc來改善信號傳輸特性的方法中，校正電路imc必須與每個(gè)信號傳輸路徑耦合。根據(jù)校正電路imc的位置，由于對布線襯底的平面尺寸以及布線層的數(shù)量的限制，信號傳輸路徑的數(shù)量受到限制。例如，如果如圖20所示在布線襯底30h中形成了電容元件caph，那么通過增加電容元件caph的電極mph的面積而獲得所需的電容。圖20所示的電極mph的平面形狀幾乎是圓形并且其直徑約為220μm。電極mph的直徑大于與通路耦合3v(通路耦合焊區(qū)，通路焊區(qū)3vl)耦合的部分的直徑的兩倍(約100μm)。電極mph的直徑與圖5所示的形成在布線層wl3中的導(dǎo)體圖案當(dāng)中的要與通孔布線3tw(圖11所示的通孔焊區(qū)3thl)耦合的部分的面積幾乎相同。如果如圖20所示若干電容元件在一個(gè)傳輸路徑中耦合，那么每個(gè)傳輸路徑的占用面積應(yīng)增加。因此，用于傳輸路徑的布線的排列的資源將減少，從而限制了信號傳輸路徑的數(shù)量。

因此，在該實(shí)施例中，如圖8所示在中介層40中形成電容元件cap1以增加布線襯底30中的用于信號傳輸路徑的布線的排列的資源。換句話說，在該實(shí)施例中，在布線襯底30中不形成在校正電路imc1中具有相對大的占用面積的電容元件cap1的電極mp1。因此，可減少布線襯底30中的校正電路imc1的占用面積。

例如，如圖9所示，在根據(jù)該實(shí)施例的布線襯底30中，通路布線3v與分支部br1耦合。該通路布線3v是作為校正電路imc1(參見圖7)的一部分的布線路徑，以使圖8所示的電容元件cap1與分支部br1電耦合，并且通路布線3v本身不需要起電容元件的作用。因此，與通路布線3v耦合的分支部br1的導(dǎo)電圖案的面積小于圖20所示的電極mph的面積。在圖9所示的示例中，分支部br1的導(dǎo)體圖案(與分支部br1的通路布線3v耦合的通路焊區(qū)3vl)的面積幾乎等于與除了與分支部br1耦合的通路布線之外的通路布線3v耦合的導(dǎo)體圖案(通路焊區(qū)3vl)的面積。在圖9所示的示例中，分支部br1的平面形狀是大致圓形，并且其直徑約為100μm。簡而言之，分支部br1的面積不大于圖20所示的電極mph的面積的25％。

即使當(dāng)中介層40的布線密度等于布線襯底30的布線密度或者中介層40的布線密度低于布線襯底30的布線密度時(shí)，也可減小布線襯底30中的校正電路imc1的占用面積。然而，由于下述原因，希望在具有相對高的布線密度的中介層40中形成電容元件cap1。

中介層40具有各種導(dǎo)體圖案，其不僅包括圖6所示的布線4w，而且還包括圖8所示的通路布線4v、通孔布線4tw、電極mp1以及圖12所示的通路焊區(qū)4vl和通孔焊區(qū)4thl。布線襯底30還具有各種導(dǎo)體圖案，其不僅包括圖6和9中所示的布線3w，而且還包括圖11所示的通路布線3v、通孔焊區(qū)3vl、通孔布線3tw、以及通孔焊區(qū)3thl。在上面的說明中，將在中介層40或布線襯底30中形成的導(dǎo)體圖案的排列密度稱為“布線密度”，在下面的說明中，將上述“密度”稱為“布線密度”或“導(dǎo)體圖案排列密度”。

如上所述，圖6所示的中介層40的布線4w以比布線襯底30的布線3w更細(xì)的間距(更小的間距)排列。在圖10所示的示例中，中介層40的布線4w的寬度小于布線襯底30的布線3w的寬度。在中介層40中，在平面圖中相鄰導(dǎo)體圖案之間的距離小于布線襯底30中的相鄰導(dǎo)體圖案之間的距離。例如，如圖8所示的電容元件cap1的電極mp1與圍繞電極mp1的導(dǎo)體平面(導(dǎo)體圖案)4pl之間的距離小于如圖9所示的布線3w與圍繞布線3w的導(dǎo)體平面(導(dǎo)體圖案)3pl之間的距離。簡而言之，形成在中介層40中的導(dǎo)體圖案的排列密度高于形成在布線襯底30中的導(dǎo)體圖案的排列密度。

當(dāng)如在本實(shí)施例中以相對較高的導(dǎo)體圖案的排列密度在中介層40中形成電容元件cap1(參見圖7)時(shí)，電容元件的電極之間的距離小并且從而可減小電極mp1獲得所需電容所需的面積。例如，為了獲得與圖20中所示的電容元件caph的電容相同的電容電平，圖8中所示的電極mp1的面積僅為圖20中所示的電極mph的面積的一半或更小。在圖8所示的示例中，電極mp1的平面形狀大致為圓形并其直徑約為100μm。

如上所述，在該實(shí)施例中，在導(dǎo)體圖案的排列密度相對較高的中介層40中形成電容元件cap1的電極mp1，因此對于半導(dǎo)體器件pkg1整體而言可減小校正電路imc1的占用面積。因此，即使高速傳輸路徑的數(shù)量增加，也可抑制半導(dǎo)體器件pkg1的所需尺寸的增大。

如上所述形成在中介層40中的導(dǎo)體圖案的排列密度高于布線襯底30中的導(dǎo)體圖案的排列密度的實(shí)施例可以表示如下。也就是說，如圖10所示，中介層40的布線層當(dāng)中的在厚度方向上的相鄰布線層之間的距離比布線襯底30的布線層當(dāng)中的在厚度方向上的相鄰布線層之間的距離更短。

參考圖10，在中介層40的厚度方向上的與電極mp1相面對的導(dǎo)電平面4pl被認(rèn)為是用于與電極mp1一起產(chǎn)生電容或者在電極之間產(chǎn)生電容的另一電極。參考圖10，在形成在布線層m5中的導(dǎo)體平面4pl與形成在布線層m6中的電極mp1之間，以及在形成在布線層m7中的導(dǎo)體平面4pl與形成在布線層m6中的電極mp1之間，產(chǎn)生電容。如果電極mp1和導(dǎo)電平面4pl彼此面對的區(qū)域是恒定的，那么當(dāng)布線層m5與m6之間的距離或布線層m6與m7之間的距離較短時(shí)，電容元件cap1的電容值較大。反之，當(dāng)布線層m5與m6之間的距離或布線層m6與m7之間的距離較短時(shí)，即使電極mp1的面積很小，電容元件cap1的電容值也可增大。簡而言之，因?yàn)橹薪閷?0的布線層當(dāng)中的在厚度方向上的相鄰布線層之間的距離小于布線襯底30的布線層當(dāng)中的在厚度方向上的相鄰布線層之間的距離，因此可減小電極mp1的面積。當(dāng)電極mp1的面積減小時(shí)，即使高速傳輸路徑的數(shù)量增加，也可抑制半導(dǎo)體器件pkg1的所需尺寸的增加。

根據(jù)該實(shí)施例的用于在中介層40中形成電容元件cap1的上述方法的另一種方案可以是在中介層40中形成圖7所示的分支部br1。在這種情況下，可減小布線襯底30中的校正電路imc1的占用面積。

然而，因?yàn)榫哂邢鄬^高的導(dǎo)體圖案的排列密度的中介層40的布線4w的截面面積小于布線襯底30的布線3w的截面面積，因此布線4w的阻抗很大。為此，當(dāng)中介層40中的信號傳輸路徑的布線路徑距離較長時(shí)，由于大的布線阻抗引起的損耗(插入損耗)較大。因此，從降低這種插入損耗的觀點(diǎn)來看，期望縮短中介層40中的高速傳輸路徑sgp1的布線路徑距離。

在該實(shí)施例中，如圖7所示，在布線襯底30中形成了校正電路imc1和高速傳輸路徑sgp1耦合的分支部br1，具體地說，在該實(shí)施例中，高速傳輸路徑sgp1通過傳輸部tp1被引到布線襯底30，并且在布線襯底30的傳輸部tp2的中途分支到校正電路imc1和高速傳輸路徑sgp1。這意味著傳輸部tp1的布線路徑距離可很短。在圖7所示的示例中，傳輸部tp1的布線路徑距離比傳輸部tp2的布線路徑距離更短。因而通過縮短形成在具有相對高的導(dǎo)體圖案排列密度的中介層40中的傳輸部tp1的布線路徑距離可降低插入損耗。

在該實(shí)施例中，如圖7所示，在布線襯底30的布線層當(dāng)中的布線層wl2中形成了校正電路imc1和高速傳輸路徑sgp1耦合的分支部br1。當(dāng)分支部br1至少形成在布線襯底30中的某處時(shí)，如上所述可降低插入損耗。因此，作為該實(shí)施例的變型，分支部br1可以形成在如圖7所示的布線層wl1，wl3，wl4，wl5和wl6中的一個(gè)中。

然而，像如圖5所示的該實(shí)施例中的布線襯底30一樣，當(dāng)布線襯底30具有在厚度方向上穿透作為芯絕緣層的絕緣層31c的通孔布線3tw時(shí)，通孔布線3tw與通孔焊區(qū)3thl(參見圖11)耦合以作為布線層wl3和wl4中的大導(dǎo)體圖案。圖11所示的通孔焊區(qū)3thl的面積大于圖9所示的通孔焊區(qū)3vl的面積，例如大于或等于四倍。在該大的通孔焊區(qū)3thl與周圍導(dǎo)體平面3pl之間所產(chǎn)生的寄生電容很大。為此，當(dāng)通孔焊區(qū)3thl被包括在圖7所示的校正電路imc1的中途時(shí)，必須考慮通孔焊區(qū)3thl所引起的信號反射的影響。

因此，為了便于由校正電路imc1對阻抗匹配進(jìn)行控制，期望在圖5所示的絕緣層31c與頂面3t之間的一個(gè)布線層(即布線層wl1，wl2和wl3中的一個(gè))中形成校正電路imc1和高傳輸路徑sgp1耦合的分支部br1。如圖5所示，在布線層wl1中形成布線襯底30的端子3bf。因此，為了便于如圖9所示的用于使分支部br1與通路布線3v耦合的布線3w的排列，期望在圖5所示的布線層wl2或wl3中形成分支部br1。

在根據(jù)該實(shí)施例的示例中，如圖10所示，在中介層40的布線層當(dāng)中的布線層m6中形成用于構(gòu)成位于校正電路imc1的一個(gè)邊緣上的電容元件cap1的一部分的電極mp1。如果至少在中介層40中的某處形成了電極mp1，那么如上所述可減小布線襯底30中的校正電路imc1的占用面積。因此，作為該實(shí)施例的變型，電極mp1可以形成在布線層m1，m2，m3，m4，m5，m7和m8中的一個(gè)中。

然而，在布線層m1中形成多個(gè)頂面端子42，并且在布線層m8中形成多個(gè)底面端子43，因此，為了增大電極mp1的排列的自由度，期望在布線層m1與m8之間的一個(gè)布線層中形成電極mp1。

如果像根據(jù)該實(shí)施例中的中介層40一樣如圖10所示中介層40具有在厚度方向上穿透作為芯絕緣層的絕緣層41c的通孔布線4tw，那么通孔布線4tw與通孔焊區(qū)4thl(參見圖12)耦合以作為布線層m4和m5中的大導(dǎo)體圖案。圖12所示的通孔焊區(qū)4thl的面積小于圖11中所示的通孔焊區(qū)3thl的面積，并且其直徑例如約為100μm。因此，從易于由校正電路imc1對高速傳輸路徑sgp1的阻抗匹配進(jìn)行控制的觀點(diǎn)來看，期望通孔焊區(qū)4thl不被包含在校正電路imc1中的中途。

因此，從易于由校正電路imc1對阻抗匹配進(jìn)行控制的觀點(diǎn)來看，期望在圖10所示的絕緣層41c與底面4b之間的布線層(即布線層m5，m6，m7和m8中的一個(gè))中形成用于構(gòu)成電容元件cap1的電極mp1。

另一方面，如果阻抗匹配所需的電容很大，那么通孔焊區(qū)4thl(參見圖12)的寄生電容可以用作阻抗匹配的輔助電容。例如，如果圖10所示的電極mp1形成在絕緣層41c與頂面4t之間的布線層(即布線層m1，m2，m3和m4中的一個(gè))中，那么兩個(gè)或更多個(gè)通孔焊區(qū)4thl被插入到校正電路imc1的布線路徑中。

如果阻抗匹配所需的電容很大，那么像作為變型的圖13所示的電極mp2一樣，通過通路布線4v使形成在多個(gè)布線層中的導(dǎo)體圖案電耦合，可以形成用于構(gòu)成電極元件cap1的一部分的電極mp2。圖13是示出了圖10所示的示例的變型的放大截面圖。因?yàn)閳D13所示的電極mp2的面積大于圖10所示的電極mp1的面積，因此電容元件cap1的電容值可增大。此外，因?yàn)殡姌Omp2是按照在布線層m6和m7這兩者上延伸的方式形成的，因此可抑制每個(gè)布線層中的電極mp2的占用面積的增加。這增大了布線層中的布線排列的自由度。

如上參考圖8所說明的，在該實(shí)施例中，用于構(gòu)成電容元件cap1的電極mp1大致為圓形(圓形電極mp1的一部分與圓形通路焊區(qū)4vl的一部分重疊)。與諸如布線這樣的線性延伸的長窄導(dǎo)體圖案相比較，如圖8所示的非線性導(dǎo)體圖案可以表示如下。也就是說，電極mp1是其寬度大于如圖9所示的用于構(gòu)成布線襯底30的傳輸部tp2的布線3w的寬度的導(dǎo)體圖案。此外，電極mp1具有比中介層40的布線4w(參見圖10)的寬度更大的寬度。

電極mp1可以采用其它各種形狀，例如，像圖14所示的一個(gè)那樣作為線性延伸的導(dǎo)體圖案的電極mp3可以替代上述電極mp1。圖14是示出了作為圖8所示的電極的變型的用于構(gòu)成電容元件的電極的導(dǎo)電圖案的放大平面圖。即使在像圖14所示的電極mp3那樣的線性延伸的導(dǎo)體圖案的情況下，也產(chǎn)生取決于通過電介質(zhì)(例如圖10所示的絕緣層41)彼此面對的導(dǎo)體圖案的面積的電容。如果電極mp1是線性延伸的導(dǎo)體圖案，那么期望導(dǎo)體圖案的一個(gè)邊緣被終止而同時(shí)與其它導(dǎo)體圖案隔離。

圖14所示的電極mp3可以描述如下。也就是說，電極mp3具有位于校正電路imc1中的分支部br1(參見圖7)的一側(cè)上的邊緣(第一邊緣)edg1。電極mp3還具有邊緣edg2，該邊緣edg2與邊緣edg1相反并且與除電極mp3之外的導(dǎo)電圖案相間隔。電極mp3還具有用于使邊緣edg1和edg2耦合的延伸部wrp1。

延伸部wrp1的寬度(在與延伸方向相垂直的方向上的長度)不受到限制。在圖14所示的示例中，它不大于圖9所示的布線3w的寬度。即使當(dāng)延伸部wrp1的寬度如此小時(shí)，如果延伸部wrp1的長度足夠，那么電容值可增加。

如果電容元件cap1形成為像電極mp3這樣的長窄導(dǎo)體圖案，那么延伸部wrp1可以具有如圖14所示的彎曲部分(盡管圖14示出了它具有彎曲部分，但是它可以具有曲線狀部分)。因?yàn)檠由觳縲rp1的中間部分可彎曲，因此當(dāng)排列許多校正電路imc1時(shí)，與使用圖8所示的電極mp1時(shí)相比，校正電路imc1的排列自由度更高。在電極mp3中，延伸部wrp1可以具有如圖14所示的彎曲的中間部分，但是替代地，延伸部wrp1可以是直的而沒有任何彎曲部分，盡管未示出。

該實(shí)施例已經(jīng)針對如圖2所示的用于傳送差分信號的高速傳輸路徑sgp1進(jìn)行了描述。在圖14所示的示例中，與差分信號傳輸路徑dsp耦合的校正電路imc1以及與差分信號傳輸路徑dsn耦合的校正電路imc1沿著彼此延伸。如圖14所示，如果與差分信號傳輸路徑dsp耦合的電極mp3的延伸部wrp1具有彎曲部分，那么與另一差分信號傳輸路徑dsn耦合的電極mp3的延伸部wrp1可以類似地具有彎曲部分。然而，校正電路imc1不需要像差分信號傳輸路徑dsn和dsp一樣沿著彼此延伸，只要可形成所需的電容元件。例如，可以在與差分信號傳輸路徑dsp耦合的校正電路imc1和與差分信號傳輸路徑dsn耦合的校正電路imc1之間提供用于供應(yīng)參考電勢的布線，雖然未示出?；蛘?，與差分信號傳輸路徑dsp耦合的校正電路imc1和與差分信號傳輸路徑dsn耦合的校正電路imc1可以在不同方向上延伸。

如圖7所示，通過傳輸部tp1將與高速傳輸路徑sgp1耦合的校正電路imc1引到布線襯底30，并且在布線襯底30的傳輸部tp2中校正電路imc1中途從高速傳輸路徑sgp1分支出來。因此，具有相對高的布線阻抗的中介層40中的高速傳輸路徑sgp1的布線路徑距離縮短。

然而，為了提高圖2所示的高速傳輸路徑sgp1的數(shù)量，可能存在如下情況：對于許多高速傳輸路徑中的一些的布線必須排列在圖6所示的中介層40的內(nèi)部。如果是這種情況，那么在中介層40內(nèi)部的具有長布線路徑距離的高速傳輸路徑中，在輸入/輸出元件的端子端部上的或者在校正電路imc的電容元件上的信號反射將不適時(shí)地取決于由布線路徑的電容分量(c)和電阻分量(r)的乘積(cr)確定的時(shí)間常數(shù)。更具體地說，在中介層40中，布線4w(參見圖6)的截面面積將小于布線襯底30中的布線3w(參見圖6)的截面面積，并且從而布線阻抗將更大，從而導(dǎo)致信號反射在時(shí)間上延遲。因此，必須縮短從用于阻抗匹配的電容元件到輸入/輸出元件的端子端部的距離。

因此，如在圖15中所示的變型中，高速傳輸路徑中的一些可以與中介層40中的電容元件cap2耦合。圖15示意性地說明了作為圖7所示的示例的變型的半導(dǎo)體器件中的高速傳輸路徑的排列的示例。圖15所示的半導(dǎo)體器件pkg3與圖7所示的半導(dǎo)體器件pkg1的不同之處在于一些高速傳輸路徑與中介層中的校正電路imc2的電容元件cap2耦合。圖15所示的與高速傳輸路徑sgp3耦合的校正電路imc2與校正電路imc1的不同之處在于它不是形成在布線襯底30中，而是耦合在中介層40中。

更具體地說，半導(dǎo)體器件pkg3除了具有上面參考圖7所描述的高速傳輸路徑sgp1之外，還具有與半導(dǎo)體芯片10耦合的高速傳輸路徑sgp3。高速傳輸路徑sgp3具有使半導(dǎo)芯片10和中介層40電耦合的耦合部cp4(第三耦合部)。耦合部cp4包括半導(dǎo)芯片10的焊盤1pd和凸塊電極1sb以及中介層40的頂面端子42。高速傳輸路徑sgp3還具有使中介層40和布線襯底30耦合的耦合部cp5(第四耦合部)。耦合部cp5包括中介層40的底面端子43和凸塊電極4sb以及布線襯底30的端子3bf。此外，高速傳輸路徑sgp3具有形成在布線襯底30的底面3b上的外部端子cp6。外部端子cp6是包括布線襯底30的焊區(qū)3ld以及焊球sb的耦合部。高速傳輸路徑sgp3具有位于中介層40中以使耦合部cp4和cp5電耦合的傳輸部(第三傳輸部)tp3以及位于布線襯底30中以使耦合部cp5和外部端子部cp6電耦合的傳輸部(第四傳輸部)tp4。高速傳輸路徑sgp3與校正電路(第二電路部)imc2耦合，其中一個(gè)邊緣與位于傳輸部tp3中途的分支部(第二分支部)br2耦合，并且另一邊緣與電容元件(第二電容元件)cap2耦合。校正電路imc2的電容元件cap2與中介層40耦合。

圖15所示的傳輸部tp3的布線路徑距離比傳輸部tp1的布線路徑距離更長。因此，在高速傳輸路徑sgp3中，歸因于布線阻抗的信號損耗(插入損耗)大于高速傳輸路徑sgp1中的信號損耗。從降低半導(dǎo)體器件pkg3中的信號損耗的角度來看，期望高速傳輸路徑sgp3的整個(gè)布線路徑距離短于高速傳輸路徑sgp1的布線路徑距離。在圖15所示的示例中，傳輸部tp4的布線路徑距離短于傳輸部tp2的布線路徑距離。傳輸部tp3和tp4的布線路徑距離之和短于傳輸部tp1和tp2的傳輸路徑距離之和。因此，可降低高速傳輸路徑sgp3整體的插入損耗。

半導(dǎo)體器件pkg3具有多個(gè)高速傳輸路徑sgp1和多個(gè)高速傳輸路徑sgp3，盡管未示出。在這種情況下，期望插入損耗較小的高速傳輸路徑sgp1的數(shù)量大于高速傳輸路徑sgp3的數(shù)量。

為了清楚地表明校正電路imc2與傳輸部tp3的中間部分耦合，圖15示出了校正電路imc2在分支部br2處分支的實(shí)施例。然而，如果整個(gè)校正電路imc2形成在中介層40中，那么高速傳輸路徑sgp3和校正電路imc2不需要彼此分離。例如，如圖16所示，可以將構(gòu)成電容元件cap2的一部分的電極mp4插入到傳輸部tp3的中途。此外，雖然未示出，但是可以對圖15所示的變型與圖14所示的變型進(jìn)行組合。具體地說，像圖14所示的電極mp2這樣的線性延伸的導(dǎo)體圖案可以用于圖15所示的電容元件cap2的電極15。

圖10示出了使用具有絕緣層41c作為芯絕緣層的中介層40的實(shí)施例。作為圖10中的示例的變型，像圖17所示的半導(dǎo)體器件pkg4一樣，半導(dǎo)體器件可以具有使用半導(dǎo)體襯底作為基底材料的中介層40a。圖17是示出了圖10所示的示例的變型的放大截面圖。圖18是示出了圖17所示的示例的變型的放大截面圖。

圖17所示的半導(dǎo)體器件pkg4的中介層40a與圖10所示的中介層40的不同之處在于它具有其有著主表面45t的襯底(半導(dǎo)體襯底，基底材料)45以及在厚度方向上穿透襯底45的多個(gè)貫通電極4tsv。此外，中介層40a與中介層40的不同之處在于其不具有如圖10所示的絕緣層41c和通孔布線4tw。

中介層40a的襯底45是半導(dǎo)體基底材料，并且在該實(shí)施例中，例如它是由硅(si)制成的。可以將由硅制成的襯底稱為硅襯底。硅襯底被廣泛地用在半導(dǎo)體晶片制造處理中。層疊在襯底45上的布線層m1，m2，m3和m4是利用通過使布線層層疊在半導(dǎo)體晶片上來形成電路的技術(shù)而形成的。為此，以比布線襯底30中更細(xì)的間距(更小的間距)形成包括布線層m1，m2，m3和m4的多個(gè)布線4w的導(dǎo)體圖案。

中介層40a具有在厚度方向上(從主表面45t和底面4b中的一個(gè)到另一個(gè)表面的方向)穿透襯底45的多個(gè)貫通電極4tsv。貫通電極4tsv是通過將諸如銅(cu)這樣的導(dǎo)體埋設(shè)于在厚度方向上穿透襯底45的通孔中而形成的導(dǎo)電路徑。在每個(gè)貫穿電極4tsv中，一個(gè)邊緣與底面端子43耦合，而另一邊緣通過布線層m2，m3和m4中的布線4w與頂面端子42耦合。

圖17示出了上面參考圖7所述的電容元件cap1位于使用半導(dǎo)體襯底的中介層40a中的實(shí)施例。在圖17所示的示例中，在中介層40a的襯底45與頂面4t之間層疊的一個(gè)布線層(在圖17所示的示例中布線層m4)中形成電容元件cap1的一個(gè)電極mp5的導(dǎo)電圖案(第一導(dǎo)體圖案)。電極mp5可以具有與圖8所示的電極mp1或圖14所示的電極mp3相同的形狀。通過在平面圖中圍繞電極mp5的導(dǎo)體圖案(在圖17所示的示例中布線層m4中的導(dǎo)體平面4pl)與電極mp5之間的電容耦合，產(chǎn)生電容元件cap1的電容。此外，通過在厚度方向上與電極mp5相重疊的導(dǎo)體圖案(在圖17所示的示例中布線層m3中的導(dǎo)體平面4pl)與電極mp5之間的電容耦合，產(chǎn)生電容元件cap1的電容。

電極mp5通過中介層40a的貫通電極4tsv(第一貫通電極)中的一些與高速傳輸路徑sgp1(分支部br1)電耦合。換句話說，校正電路imc1的電容元件cap1通過中介層40a的貫通電極4tsv(第一貫通電極)中的一些與高速傳輸路徑sgp1(分支部br1)電耦合。校正電路imc1的電容元件cap1包括形成在位于襯底45的主表面45t與中介層40a的頂面4t之間的布線層中的電極(第一導(dǎo)體圖案)mp5。

在圖17所示的示例中，電極mp5形成在布線層m4中；然而，替代地，電極mp5可以形成在布線層m2或m3中。盡管電極mp5可以形成在布線層m1中，但是多個(gè)頂面端子42形成在布線層m1中，并且從提高電極mp5的排列自由度的觀點(diǎn)來看，期望在布線層m2，m3和m4的一個(gè)中形成電極mp5。像上面參考圖13所描述的電極mp2一樣，圖17所示的電極mp5可以形成在若干布線層中，并且通過通路布線4v(參見圖13)彼此耦合。因?yàn)樵谥薪閷?0a的布線層當(dāng)中的布線層m5中形成了多個(gè)底面端子43，因此如果電極mp5形成在布線層m5中，那么將難以產(chǎn)生足夠的電容。

圖18所示的實(shí)施例包括圖17所示的電容元件cap1的排列的進(jìn)一步變型。圖18所示的半導(dǎo)體器件pkg5的中介層40b與圖17所示的半導(dǎo)體器件pkg4的中介層40a的不同之處在于其具有從襯底45的主表面45t朝著底面4b的方向延伸的導(dǎo)體圖案mp6。除上述之外的半導(dǎo)體器件pkg5的元件與圖17中所示的半導(dǎo)體器件pkg4相同并且省略其描述。

圖18所示的中介層40b的導(dǎo)體圖案mp6起到電容元件cap1的電極的作用。襯底45是通過使作為基底材料的半導(dǎo)體材料摻雜有雜質(zhì)而制備的，并且它具有歸因于雜質(zhì)的p型(正型)或n型(負(fù)型)導(dǎo)電特性。當(dāng)將諸如金屬這樣的導(dǎo)體材料埋設(shè)在摻雜有雜質(zhì)的半導(dǎo)體襯底中時(shí)，在導(dǎo)體材料與襯底45之間產(chǎn)生寄生電容。為此，在圖18所示的中介層40b的導(dǎo)體圖案mp6與襯底45之間產(chǎn)生寄生電容，并且該寄生電容可用作校正電路imc1的電容元件cap1的一部分。當(dāng)難以增大電極mp5的面積時(shí)，像該實(shí)施例的使用導(dǎo)電圖案mp6作為電容元件cap1的一部分是特別有效的。

導(dǎo)體圖案mp6通過電極mp5(其可以起布線4w的作用)與高速傳輸路徑sgp1(分支部br1)電耦合。因此，導(dǎo)體圖案mp6可用作位于校正電路imc1的一個(gè)邊緣上的電容元件cap1的一部分。換句話說，校正電路imc1的電容元件cap1包括從襯底45的主表面45t朝著中介層40b的底面4b的方向延伸的導(dǎo)體圖案mp6，并且它通過電極mp5與高速傳輸路徑sgp1電耦合。

在圖18所示的多個(gè)貫通電極4tsv當(dāng)中，像導(dǎo)電圖案mp6一樣，作為校正電路imc1的一部分的貫通電極4tsv起到電容元件cap1的一部分的作用。然而，因?yàn)橄駥?dǎo)體圖案mp6一樣貫通電極4tsv必須至少與底面端子43耦合，深夜幾乎不可能在襯底的主表面45t與底面4b之間的中途終止它。因此，從控制電容元件cap1的電容的角度來看，期望使用電極元件cap1的電極mp5或?qū)w圖案mp6。

如果導(dǎo)體圖案mp6起到電容元件cap1的一部分的作用，那么導(dǎo)體圖案mp6的深度(在從主表面45t到底面4b的方向上的長度)越大，其越好。在圖18所示的示例中，導(dǎo)體圖案mp6的長度是襯底45的厚度(從主表面45t到底面4b的距離)的一半或以上。換句話說，與襯底45的主表面45t相比，導(dǎo)體圖案mp6的尖端更接近中介層40b的底面4b。

在上面參考圖7所描述的實(shí)施例中，將單個(gè)半導(dǎo)體芯片10安裝在中介層40上；然而，安裝在中介層40上的半導(dǎo)體芯片(半導(dǎo)體部件)的數(shù)量不限于一個(gè)；替代地，像圖19所示的半導(dǎo)體器件pkg6一樣，可以將多個(gè)半導(dǎo)體芯片(半導(dǎo)體部件)10安裝在中介層40c上。圖19示意性地示出了作為圖7中的示例的變型的用于使半導(dǎo)體器件中的半導(dǎo)體部件之間耦合的多個(gè)高速傳輸路徑以及信號傳輸路徑的排列的示例。

圖19所示的半導(dǎo)體器件pkg6與圖7所示的半導(dǎo)體器件pkg1的不同之處在于將多個(gè)半導(dǎo)體芯片(半導(dǎo)體部件)10安裝在中介層40c上。例如，半導(dǎo)體器件pkg6包括作為具有存儲(chǔ)電路(存儲(chǔ)器電路)的存儲(chǔ)器芯片的半導(dǎo)體芯片(半導(dǎo)體部件)10a以及作為具有對存儲(chǔ)器電路的操作進(jìn)行控制的控制電路的邏輯芯片(邏輯封裝)的半導(dǎo)體芯片(半導(dǎo)體部件)10b。半導(dǎo)體芯片10b不僅具有控制電路而且還具有用于將信號發(fā)送到存儲(chǔ)器電路并且接收來自存儲(chǔ)器電路的信號的內(nèi)部接口電路。半導(dǎo)體芯片10b具有用于與半導(dǎo)體器件pkg6的外部裝置傳輸信號的外部接口電路(例如圖1所示的半導(dǎo)體器件pkg2)。

相反，作為存儲(chǔ)器芯片的半導(dǎo)體芯片10a具有用于將信號發(fā)送到作為邏輯芯片的半導(dǎo)體芯片10b并且接收來自半導(dǎo)體芯片10b的信號的內(nèi)部接口電路。半導(dǎo)體芯片10a主要接收來自半導(dǎo)體芯片10b的信號并向其發(fā)送信號，并且?guī)缀醪?或從不)向外部裝置發(fā)送信號以及接收來自其的信號。因此，與半導(dǎo)體芯片10a耦合的信號傳輸路徑中的大部分(至少一半或全部)是用于在半導(dǎo)體芯片10a與半導(dǎo)體芯片10a之間傳送信號的信號傳輸路徑sgp4。換句話說，半導(dǎo)體芯片10a通過多個(gè)信號傳輸路徑sgp4與半導(dǎo)體芯片10b電耦合。

從抑制通過信號傳輸路徑sgp4所傳送的信號的質(zhì)量劣化的觀點(diǎn)來看，期望縮短信號傳輸路徑sgp4的布線路徑距離。在圖19所示的示例中，信號傳輸路徑sgp4優(yōu)先地排列在位于作為芯絕緣層的絕緣層41c與頂面4t之間的布線層m2，m3和m4中。換句話說，在位于絕緣層41c與底面4b之間的布線層m5，m6和m7中不形成信號傳輸路徑sgp4。信號傳輸路徑sgp4與通孔布線4tw不耦合。

相反，在位于絕緣層41c與底面4b之間的布線層m5，m6，m7中形成構(gòu)成形成在中介層40c中的多個(gè)電容元件cap1的多個(gè)電極mp1(參見圖8)。在圖19所示的示例中，因?yàn)樵诓季€層m5，m6和m7中沒有形成信號傳輸路徑sgp4，因此用于形成多個(gè)電容元件cap1的空間是可用的。相反地，在圖19所示的示例中，因?yàn)樵诓季€層m2，m3和m4中沒有形成構(gòu)成在中介層40c中所形成的電容元件cap1的電極mp1(參見圖8)，因此布線層m2，m3和m4中的信號傳輸路徑sgp4的布線資源增加。

如上所述，在圖19所示的實(shí)施例中，在位于絕緣層41c與底面4b之間的布線層m5，m6和m7中未形成多個(gè)信號傳輸路徑sgp4。基本上，信號傳輸路徑sgp4應(yīng)優(yōu)先地形成在布線層m2，m3和m4中。這意味著信號傳輸路徑sgp4的一些可以形成在布線層m5，m6和m7中的一個(gè)中。在這種情況下，期望通過布線層m5，m6和m7中的一個(gè)行進(jìn)的信號傳輸路徑sgp4的數(shù)量小于不是通過布線層m5，m6和m7中的一個(gè)行進(jìn)的信號傳輸路徑sgp4的數(shù)量。

到目前為止已參考其優(yōu)選實(shí)施例對本發(fā)明人所做出的發(fā)明進(jìn)行了具體說明。然而，本發(fā)明并不局限于此，并且很明顯的是在不脫離本發(fā)明的主旨的情況下可以以各種方式對這些細(xì)節(jié)做出修改。

在上述實(shí)施例中，將半導(dǎo)體芯片安裝在中介層上。然而，替代地，可以將包含半導(dǎo)體芯片的半導(dǎo)體封裝安裝在中介層上。

此外，用于構(gòu)成上述校正電路中的電容元件的電極的平面形狀不局限于圖8所示的大致圓形的導(dǎo)體圖案和圖14所示的線性導(dǎo)體圖案，而可以以各種方式對其做出修改。例如，它可以是多邊形或各種圖案的組合。

上面對以上第一實(shí)施例的若干變型進(jìn)行了說明。可以采用這些變化的組合。