關(guān)聯(lián)申請(qǐng)

本申請(qǐng)享受以日本專利申請(qǐng)2016－10950號(hào)(申請(qǐng)日：2016年1月22日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部的內(nèi)容。

本發(fā)明的實(shí)施方式涉及高頻開(kāi)關(guān)。

背景技術(shù)：

在便攜電話等移動(dòng)通信設(shè)備中，高頻信號(hào)通過(guò)天線端子被發(fā)送接收。另外，在這樣的移動(dòng)通信設(shè)備中設(shè)有高頻開(kāi)關(guān)。該高頻開(kāi)關(guān)具備例如切換高頻信號(hào)的路線的開(kāi)關(guān)電路、以及控制該開(kāi)關(guān)電路的控制電路。作為構(gòu)成該開(kāi)關(guān)電路的半導(dǎo)體裝置，近年來(lái)使用n型mosfet(metaloxidesemiconductorfieldeffecttransistor)。

在n型mosfet被用于上述開(kāi)關(guān)電路的情況下，若n型mosfet的導(dǎo)通電阻高，則高頻信號(hào)的插入損失可能會(huì)變大。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)施方式提供一種能夠減少高頻信號(hào)的插入損失的高頻開(kāi)關(guān)。

本實(shí)施方式涉及的高頻開(kāi)關(guān)具備切換高頻信號(hào)的路線的開(kāi)關(guān)電路以及控制開(kāi)關(guān)電路的控制電路。開(kāi)關(guān)電路具有多個(gè)n型mosfet。多個(gè)n型mosfet具有源極層、漏極層、在源極層與漏極層之間設(shè)置的主體區(qū)域、在主體區(qū)域之上設(shè)置的柵極電極、以及設(shè)置為覆蓋源極層、漏極層以及柵極電極并且具有拉伸內(nèi)部應(yīng)力的氮化硅膜。

附圖說(shuō)明

圖1(a)是表示實(shí)施方式涉及的高頻開(kāi)關(guān)的概略的構(gòu)成的框圖，圖1(b)是(a)所示的高頻開(kāi)關(guān)的導(dǎo)通狀態(tài)的路線的等效電路圖，圖1(c)是(a)所示的高頻開(kāi)關(guān)的截止?fàn)顟B(tài)的路線的等效電路圖。

圖2是示意地表示實(shí)施方式涉及的高頻開(kāi)關(guān)的半導(dǎo)體裝置的主要部位的剖視圖以及俯視圖。

圖3是表示實(shí)施方式涉及的高頻開(kāi)關(guān)的半導(dǎo)體裝置的布局的俯視圖。

圖4是表示到形成外延層為止的工序的剖視圖。

圖5是表示形成側(cè)壁絕緣膜的工序的剖視圖。

圖6是表示形成第二半導(dǎo)體層和硅化物層的工序的剖視圖。

圖7是表示形成被覆絕緣膜的工序的剖視圖。

圖8是表示形成布線層間絕緣膜的工序的剖視圖。

圖9是表示形成接觸孔的工序的剖視圖。

圖10是表示形成貫通被覆絕緣膜的接觸孔的工序的剖視圖。

圖11是表示形成布線的工序的剖視圖。

圖12是示意地表示變形例1涉及的半導(dǎo)體裝置的主要部位的俯視圖。

圖13是示意地表示變形例1涉及的半導(dǎo)體裝置的主要部位的剖視圖。

圖14是示意地表示變形例2涉及的半導(dǎo)體裝置的主要部位的俯視圖。

具體實(shí)施方式

以下，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。本實(shí)施方式并不限定本發(fā)明。

圖1(a)是表示實(shí)施方式涉及的高頻開(kāi)關(guān)的概略的構(gòu)成的框圖。如圖1(a)所示，本實(shí)施方式涉及的高頻開(kāi)關(guān)100具備開(kāi)關(guān)電路200以及控制電路300。

開(kāi)關(guān)電路200是用于對(duì)由天線400發(fā)送接收的高頻信號(hào)的路線進(jìn)行切換的電路。該高頻信號(hào)具有例如700mhz以上的頻率以及20dbm以上的電力。在開(kāi)關(guān)電路200中，按照高頻信號(hào)的每條路線串聯(lián)連接有多個(gè)半導(dǎo)體裝置1。這些半導(dǎo)體裝置1由n型mosfet構(gòu)成。

控制電路300為了控制多個(gè)半導(dǎo)體裝置1的柵極電位而由各種各樣的電子部件(例如，mosfet)構(gòu)成。多個(gè)半導(dǎo)體裝置1基于控制電路300的控制，切換成導(dǎo)通狀態(tài)或者截止?fàn)顟B(tài)。由此，上述高頻信號(hào)的路線被切換。

圖1(b)是圖1(a)所示的高頻開(kāi)關(guān)的導(dǎo)通狀態(tài)的路線的等效電路圖。如圖1(b)所示，在串聯(lián)連接的多個(gè)半導(dǎo)體裝置1的兩端分別連接有50ω電阻。另外，在該50ω電阻的一方連接有頻率為2ghz的電力源vrf。在圖1(b)所示的電路中，在各半導(dǎo)體裝置1成為導(dǎo)通狀態(tài)時(shí)，各半導(dǎo)體裝置1變成與電阻成分ron等效。該電阻成分ron與50ω相比非常小，所以，在各半導(dǎo)體裝置1的漏極/源極間施加的電壓變得非常小。

圖1(c)是圖1(a)所示的高頻開(kāi)關(guān)的截止?fàn)顟B(tài)的路線的等效電路圖。如圖1(c)所示，在各半導(dǎo)體裝置1變成截止?fàn)顟B(tài)時(shí)，各半導(dǎo)體裝置變成與電容器成分coff等效。此時(shí)，與導(dǎo)通狀態(tài)不同，對(duì)各coff施加較大的電壓。因此，對(duì)于各半導(dǎo)體裝置1要求較大的截止耐壓。

圖2是示意地表示本實(shí)施方式涉及的高頻開(kāi)關(guān)的半導(dǎo)體裝置1的主要部位的剖視圖以及俯視圖。如圖2所示，半導(dǎo)體裝置1具備soi(silicononinsulator)基板10、柵極絕緣膜20、柵極電極30、側(cè)壁絕緣膜40、被覆絕緣膜50、布線層間絕緣膜60以及接觸插頭70。

soi基板10具有支撐基板11、box(buriedoxidelayer)層12、soi層13。支撐基板11例如由硅基板構(gòu)成。box層12是在支撐基板11之上設(shè)置的絕緣層，例如由氧化硅(sio2)膜構(gòu)成。在該box層12之上設(shè)置有soi層13。

soi層13具有第一半導(dǎo)體層14、第二半導(dǎo)體層15、外延層16、硅化物層17。第二半導(dǎo)體層15、外延層16、硅化物層17在第一半導(dǎo)體層14的兩側(cè)對(duì)稱地設(shè)置。

第一半導(dǎo)體層14是摻雜了受主雜質(zhì)的主體區(qū)域。在對(duì)柵極電極30施加規(guī)定的電壓時(shí)，在第一半導(dǎo)體層14的表面形成有由電子構(gòu)成的溝道區(qū)域14a。

第二半導(dǎo)體層15是摻雜了施主雜質(zhì)的n型半導(dǎo)體層。第二半導(dǎo)體層15作為n型mosfet的源極層以及漏極層而發(fā)揮作用。

外延層16設(shè)置于比第二半導(dǎo)體層15更靠柵極電極30的附近。外延層16的施主雜質(zhì)的濃度比第二半導(dǎo)體層15的施主雜質(zhì)的濃度低。并且，外延層16的厚度比第二半導(dǎo)體層15的厚度薄。

硅化物層17設(shè)置于第二半導(dǎo)體層15的上部。硅化物層17由鎢(w)、鉬(mo)、鈷(co)、鎳(ni)等高熔點(diǎn)金屬與硅的化合物構(gòu)成。

柵極絕緣膜20構(gòu)成第一絕緣膜，并設(shè)置于第一半導(dǎo)體層14之上。柵極絕緣膜20例如由氧化硅形成。

柵極電極30設(shè)置于柵極絕緣膜20之上，例如由多晶硅構(gòu)成。柵極電極30的柵極長(zhǎng)lg大于100nm且小于300nm。在柵極電極30之上設(shè)置有硅化物層31。該硅化物層31也與硅化物層17相同地，由上述的高熔點(diǎn)金屬與硅的化合物構(gòu)成。

側(cè)壁絕緣膜40設(shè)置于柵極電極30的側(cè)面，該側(cè)壁絕緣膜40決定從柵極端到第二半導(dǎo)體層15的長(zhǎng)度。

被覆絕緣膜50構(gòu)成第二絕緣膜，該被覆絕緣膜50形成為覆蓋第二半導(dǎo)體層15、柵極電極30、側(cè)壁絕緣膜40。被覆絕緣膜50由氮化硅(sin)膜構(gòu)成。在本實(shí)施方式中，被覆絕緣膜50具備對(duì)溝道區(qū)域14a的電流方向x(溝道長(zhǎng)方向)作用的拉伸內(nèi)部應(yīng)力σ。通過(guò)該拉伸內(nèi)部應(yīng)力σ，溝道區(qū)域14a沿電流方向x被拉伸。

在本實(shí)施方式中，被覆絕緣膜50的內(nèi)部應(yīng)力σ的大小為1gpa以上且3gpa以下。被覆絕緣膜50的膜厚t比側(cè)壁絕緣膜40的寬度lsw厚。具體地講，被覆絕緣膜50的膜厚t為70nm以上。

布線層間絕緣膜60設(shè)置于被覆絕緣膜50之上，例如由氧化硅膜構(gòu)成。

接觸插頭70穿過(guò)布線層間絕緣膜60的內(nèi)部和被覆絕緣膜50的內(nèi)部，與第二半導(dǎo)體層15電連接。在第二半導(dǎo)體層15作為漏極層而發(fā)揮作用的情況下，接觸插頭70成為漏極電極，在第二半導(dǎo)體層15作為源極層而發(fā)揮作用的情況下，接觸插頭70成為源極電極。通過(guò)接觸插頭70，第二半導(dǎo)體層15(漏極層，源極層)與設(shè)置于布線層間絕緣膜60之上的布線71電連接。

圖3是表示本實(shí)施方式涉及的高頻開(kāi)關(guān)的半導(dǎo)體裝置1的布局的俯視圖。如圖3所示，本實(shí)施方式涉及的半導(dǎo)體裝置1具有所謂的多指條型的布局。

具體地講，在活性區(qū)域a1，多個(gè)柵極電極30沿電流方向x排列，并與布線72連接。具體地講，多個(gè)柵極電極30和布線72設(shè)置為呈梳狀。在該布線72，電連接有接觸插頭73。通過(guò)布線72以及接觸插頭73，柵極電極30被引出到外部。另外，本實(shí)施方式涉及的半導(dǎo)體裝置1具有將布線72連接到柵極電極30的一端的所謂t型柵極，但是該半導(dǎo)體裝置1還可以具有將布線72分別連接到柵極電極30的兩端的所謂h型柵極。

另外，在活性區(qū)域a1中，多個(gè)布線71沿電流方向x與柵極電極30交互地配置。進(jìn)而，多個(gè)布線71連接于布線74或者連接于與布線74電位不同的布線75，該多個(gè)布線71設(shè)置為與上述布線74或者布線75成梳狀。

進(jìn)而，如圖3所示，在半導(dǎo)體裝置1中，為了控制第一半導(dǎo)體層14(主體區(qū)域)的電位，設(shè)置有p⁺區(qū)域18、主體電極77、布線78。

p⁺區(qū)域18設(shè)置于柵極電極30的長(zhǎng)度方向(與電流方向x交叉的方向)上的活性區(qū)域a1的端部，并且在柵極電極30的長(zhǎng)度方向上與第一半導(dǎo)體層14相接。主體電極77設(shè)置于p⁺區(qū)域18上，該主體電極77在柵極電極30的長(zhǎng)度方向上位于比布線72更靠外側(cè)的位置，即位于比布線72更靠活性區(qū)域a1的端部側(cè)或者sti區(qū)域側(cè)的位置，并且該主體電極77將p⁺區(qū)域18與布線78連接。布線78設(shè)置成不與布線71、布線74、布線75交叉，在俯視時(shí)，該布線78與布線71、布線74、布線75隔開(kāi)間隔地設(shè)置。另外，布線78的一部分設(shè)置于活性區(qū)域a1的端部正上方。在此，活性區(qū)域a1的端部是柵極電極30的長(zhǎng)度方向上的端部側(cè)并且是設(shè)置有p⁺區(qū)域18的區(qū)域。

以下，參照?qǐng)D4～圖11對(duì)本實(shí)施方式涉及的半導(dǎo)體裝置的制造工序進(jìn)行說(shuō)明。

圖4是表示到形成外延層16為止的剖視圖。在圖4所示的工序中，首先，在soi基板10之上形成有柵極絕緣膜20。隨后，在柵極絕緣膜20之上形成有柵極電極30。之后，在soi基板10的soi層13內(nèi)自對(duì)準(zhǔn)地形成有外延層16。

另外，在該工序中，soi層13的厚度為大致50nm～100nm，柵極絕緣膜20的厚度為大致5nm，柵極電極30的柵極長(zhǎng)lg為大致200nm。

圖5是表示形成側(cè)壁絕緣膜40的工序的剖視圖。在形成外延層16后，如圖5所示，側(cè)壁絕緣膜40形成于柵極電極30的側(cè)面30a。在該工序中，側(cè)壁絕緣膜40的電流方向x的長(zhǎng)度為70nm以上。

圖6是表示形成第二半導(dǎo)體層15和硅化物層17、31的工序的剖視圖。在形成側(cè)壁絕緣膜40后，在soi層13自對(duì)準(zhǔn)地形成有第二半導(dǎo)體層15。在去除柵極絕緣膜20的一部分后，硅化物層17自對(duì)準(zhǔn)地形成于第二半導(dǎo)體層15之上，并且硅化物層31也自對(duì)準(zhǔn)地形成于柵極電極30之上。

圖7是表示形成被覆絕緣膜50的工序的剖視圖。在形成第二半導(dǎo)體層15和硅化物層17、31后，如圖7所示，形成有被覆絕緣膜50。在該工序中，被覆絕緣膜50用cvd(chemicalvapordeposition)裝置以膜厚t為大致70nm并且拉伸內(nèi)部應(yīng)力為大致1gpa～3gpa的方式被形成。

圖8是表示形成布線層間絕緣膜60的工序的剖視圖。在形成被覆絕緣膜50后，如圖8所示，形成有布線層間絕緣膜60。在該工序中，以從soi層13的表面起到布線層間絕緣膜60的表面為止的高度h為大致500nm的方式，將布線層間絕緣膜60的表面平坦化。

圖9是表示形成接觸孔的工序的剖視圖。在形成布線層間絕緣膜60后，如圖9所示，接觸孔70a用rie(reactiveionetching)形成。同時(shí)地，還形成有用于形成接觸插頭73(圖3)的接觸孔(不圖示)。該接觸孔的深度比接觸孔70a的深度淺。在該工序中，這些接觸孔貫通布線層間絕緣膜60并用被覆絕緣膜50終止(對(duì)應(yīng)日語(yǔ)：終端している)。即，在該工序中，被覆絕緣膜50作為蝕刻阻止膜而發(fā)揮作用。由此，能夠同時(shí)地形成深度不同的接觸孔。

圖10是表示形成貫通被覆絕緣膜50的接觸孔70a的工序的剖視圖。在該工序中，接觸孔70a以與用于貫通布線層間絕緣膜60的rie的條件不同的條件，貫通被覆絕緣膜50。

圖11是表示形成接觸插頭70的工序的剖視圖。在該工序中，通過(guò)在接觸孔70a的內(nèi)部埋入金屬等導(dǎo)電構(gòu)件來(lái)形成接觸插頭70。利用該工序，從柵極電極30的側(cè)面起到接觸插頭70為止的長(zhǎng)度lsg(參照?qǐng)D2)成為大致200nm。該長(zhǎng)度lsg相當(dāng)于從柵極電極30的端部起到漏極電極的端部為止的長(zhǎng)度、或者從柵極電極30的端部起到源極電極的端部為止的長(zhǎng)度。之后，返回到圖2，形成布線71。另外，在該工序中，通過(guò)還在與接觸孔70a同時(shí)形成的高度不同的接觸孔埋入導(dǎo)電構(gòu)件來(lái)形成接觸插頭73和77。

根據(jù)以上說(shuō)明的本實(shí)施方式涉及的高頻開(kāi)關(guān)，半導(dǎo)體裝置1的被覆絕緣膜50兼?zhèn)湮g刻阻止膜的功能和應(yīng)力襯墊膜的功能。作為該應(yīng)力襯墊膜而具有拉伸內(nèi)部應(yīng)力，由此，被覆絕緣膜50對(duì)溝道區(qū)域14a賦予電流方向x的拉伸應(yīng)力。由此，溝道區(qū)域14a的電子遷移率增加，所以，半導(dǎo)體裝置1的導(dǎo)通電阻減少。因此，能夠減少高頻信號(hào)的插入損失。

被覆絕緣膜50在僅作為蝕刻阻止膜二發(fā)揮作用的情況下，必要最低限的膜厚一般為大致30nm～60nm。但是，本實(shí)施方式涉及的高頻開(kāi)關(guān)還可以將半導(dǎo)體裝置1的被覆絕緣膜50作為應(yīng)力襯墊膜使用。具有拉伸內(nèi)部應(yīng)力的應(yīng)力襯墊膜的膜厚越厚，拉伸溝道區(qū)域14a的應(yīng)力變得越大。因此，在本實(shí)施方式中，通過(guò)設(shè)置具有70nm的膜厚的被覆絕緣膜50，從而，通過(guò)溝道區(qū)域14a賦予較大的拉伸應(yīng)力。

另外，在由n型mosfet構(gòu)成的半導(dǎo)體裝置1中，存在若第一半導(dǎo)體層14的電位、換言之主體電位變成浮動(dòng)電位，則在源極/漏極間施加電壓時(shí)主體電位上升，產(chǎn)生寄生雙極動(dòng)作的情況。在這種情況下，具有截止?fàn)顟B(tài)下的耐壓劣化的可能性。

于是，在本實(shí)施方式中，通過(guò)p⁺區(qū)域18、主體電極77以及布線78，將第一半導(dǎo)體層14引出到外部，并使空穴負(fù)擔(dān)的主體電流沿著柵極電極30的長(zhǎng)度方向流動(dòng)，由此，能夠變得能夠控制第一半導(dǎo)體層14的電位。沿著柵極電極30的長(zhǎng)度方向的第一半導(dǎo)體層14構(gòu)成主體電阻的主要的部分。在柵極長(zhǎng)為例如比100nm短的情況下，第一半導(dǎo)體層14變得狹窄。在這種情況下，可能產(chǎn)生主體電阻增大，主體電位上升的問(wèn)題。于是，在本實(shí)施方式中，柵極電極30的柵極長(zhǎng)變得大于100nm。

一般地，通過(guò)電流方向的拉伸應(yīng)力，電子遷移率增加，另一方面，空穴遷移率減少。如果空穴的遷移率減少，則主體電阻也增加。然而，被覆絕緣膜50產(chǎn)生的拉伸應(yīng)力是溝道電流方向x的單軸性，由于與主體電流的方向垂直，因此，對(duì)負(fù)擔(dān)主體電流的空穴的遷移率幾乎不產(chǎn)生影響。即，在主體電流與溝道電流垂直地流動(dòng)的高頻開(kāi)關(guān)的構(gòu)造中，并沒(méi)有通過(guò)被覆絕緣膜50的單軸性拉伸應(yīng)力而負(fù)擔(dān)主體電流的空穴的遷移率減少且主體電阻增加的擔(dān)憂。與此相伴地，半導(dǎo)體裝置1(n型mosfet)的主體電位的上升被抑制，所以，變得難以發(fā)生以寄生雙極效果為起因的耐壓降低。因此，能夠確保容許輸入電力。

關(guān)于具有本實(shí)施方式涉及的半導(dǎo)體裝置1的高頻開(kāi)關(guān)所特有的效果，與一般的集成電路進(jìn)行比較并說(shuō)明。

第1，在高頻開(kāi)關(guān)中，半導(dǎo)體裝置1的與被覆絕緣膜50的內(nèi)部應(yīng)力相對(duì)的電子遷移率的增加率變得比一般的集成電路的n型mosfet的增加率高。以下，對(duì)其理由進(jìn)行說(shuō)明。

在n型mosfet中具有漏極電流與漏極/源極間電壓成比例地增加的線形區(qū)域、以及即使漏極/源極間電壓增加而漏極電流飽和的飽和區(qū)域。高頻開(kāi)關(guān)的n型mosfet在線形區(qū)域進(jìn)行動(dòng)作。換言之，該n型mosfet中，導(dǎo)通狀態(tài)時(shí)的漏極/源極間的峰值電壓成為100mv以下。另一方面，一般的集成電路的n型mosfet主要在飽和區(qū)域進(jìn)行動(dòng)作。

在溝道區(qū)域14a中，飽和區(qū)域的使用時(shí)的電場(chǎng)強(qiáng)度變得比線形區(qū)域的使用時(shí)的電場(chǎng)強(qiáng)度高。在該電場(chǎng)強(qiáng)度高時(shí)，電子的速度飽和而電子遷移率變得難以增加。即，高頻開(kāi)關(guān)的半導(dǎo)體裝置1中的溝道區(qū)域14a的電場(chǎng)強(qiáng)度變得比一般的集成電路的n型mosfet的電場(chǎng)強(qiáng)度低，所以，與被覆絕緣膜50的內(nèi)部應(yīng)力相對(duì)的電子遷移率的增加率變大。

因此，根據(jù)本實(shí)施方式的高頻開(kāi)關(guān)，半導(dǎo)體裝置1的電子遷移率的增加率能夠變高并能夠使導(dǎo)通電阻的減少效果提高。

第2，被覆絕緣膜50對(duì)溝道區(qū)域14a產(chǎn)生的應(yīng)力變得比一般的集成電路的n型mosfet大。以下，對(duì)其理由進(jìn)行說(shuō)明。

被覆絕緣膜50對(duì)溝道區(qū)域14a產(chǎn)生的應(yīng)力與被覆絕緣膜50的內(nèi)部應(yīng)力和被覆絕緣膜50的厚度的積成比例。拉伸溝道區(qū)域14a的應(yīng)力越大，電子遷移率越增加且導(dǎo)通電阻越減少，所以，被覆絕緣膜50越厚，半導(dǎo)體裝置1的導(dǎo)通電阻越減少，其結(jié)果是，高頻信號(hào)的插入損失減少。

一般的集成電路的n型mosfet為了對(duì)應(yīng)高速切換的要求而被微細(xì)化。因此，從側(cè)壁絕緣膜起到接觸插頭為止的長(zhǎng)度變短。因此，在將要形成較厚的被覆絕緣膜的情況下，接觸孔的形成變得困難。其結(jié)果是，被覆絕緣膜的厚度被限制，為了有助于導(dǎo)通電阻的減少而對(duì)溝道區(qū)域14a產(chǎn)生足夠的應(yīng)力這種情況變得困難。另外，該長(zhǎng)度相當(dāng)于被覆絕緣膜與soi層相接的面即應(yīng)力傳遞面的沿電流方向x的長(zhǎng)度。

另一方面，在本實(shí)施方式的高頻開(kāi)關(guān)設(shè)置的n型mosfet關(guān)斷時(shí)，如上述所示，對(duì)漏極/源極間施加較大的電壓。因此，若單純地進(jìn)行微細(xì)化，則確保關(guān)斷時(shí)的耐壓變得困難。其結(jié)果是，高頻開(kāi)關(guān)用途的n型mosfet的尺寸比較大。例如，柵極長(zhǎng)變得比大致100nm更長(zhǎng)。

因此，在本實(shí)施方式涉及的高頻開(kāi)關(guān)中，充分地確保從側(cè)壁絕緣膜40起到接觸插頭70為止的長(zhǎng)度lsl，以使在半導(dǎo)體裝置1能夠形成比較厚的被覆絕緣膜50。其結(jié)果是，被覆絕緣膜50對(duì)溝道區(qū)域14a產(chǎn)生的應(yīng)力能夠變大，能夠使導(dǎo)通電阻的減少效果提高。另外，應(yīng)力傳遞面的長(zhǎng)度(長(zhǎng)度lsl)較長(zhǎng)也有助于導(dǎo)通電阻的減少。

第3，被覆絕緣膜50的內(nèi)部應(yīng)力比一般的集成電路的n型mosfet效率更好地對(duì)溝道區(qū)域14a進(jìn)行作用。以下，對(duì)其理由進(jìn)行說(shuō)明。

在本實(shí)施方式中，高頻開(kāi)關(guān)用途的n型mosfet形成于soi基板10。另一方面，一般的集成電路的n型mosfet形成于作為比較的在硅基板與半導(dǎo)體層之間沒(méi)有設(shè)置絕緣膜的散裝基板。

若被覆絕緣膜50的膜厚t變厚則拉伸應(yīng)力變大，但其效果是soi基板10的情況比散裝基板的情況更大。即，在使用soi基板10時(shí)，被覆絕緣膜50的內(nèi)部應(yīng)力比散裝基板更容易傳遞到溝道區(qū)域14a。這被認(rèn)為是起因于box層12的剛性比硅的剛性低，換言之，被覆絕緣膜50拉伸溝道區(qū)域14a時(shí)的電阻成分變得比散裝基板低。

因此，根據(jù)本實(shí)施方式涉及的半導(dǎo)體裝置1，被覆絕緣膜50的內(nèi)部應(yīng)力能夠比一般的集成電路的n型mosfet效率更好地對(duì)溝道區(qū)域14a進(jìn)行作用，能夠使導(dǎo)通電阻的減少效果提高。另外，在soi層13的厚度薄的情況下，能夠利用溝道區(qū)域14a使被覆絕緣膜50的內(nèi)部應(yīng)力有效地作用(傳遞)，因此，優(yōu)選soi層13的厚度薄。具體地講，soi層13的厚度優(yōu)選為70nm以下。

在上述那樣的薄的soi層13之上形成側(cè)壁絕緣膜40時(shí)，存在由于制法的原因而在側(cè)壁絕緣膜40產(chǎn)生凹凸的情況。在這種情況下，若被覆絕緣膜50薄，則具有拉伸內(nèi)部應(yīng)力無(wú)法對(duì)溝道區(qū)域14a有效地進(jìn)行作用的可能性。但是，在本實(shí)施方式中，被覆絕緣膜50的厚度為側(cè)壁絕緣膜40的寬度lsw以上。由此，側(cè)壁絕緣膜40的凹凸被充分地埋入被覆絕緣膜50內(nèi)，所以，能夠使拉伸內(nèi)部應(yīng)力有效地作用于溝道區(qū)域14a。

(變形例1)

圖12是示意地表示變形例1涉及的半導(dǎo)體裝置的主要部位的俯視圖。另外，圖13是示意地表示變形例1涉及的半導(dǎo)體裝置的主要部位的剖視圖。在此，對(duì)于與上述的實(shí)施方式涉及的半導(dǎo)體裝置1相同的構(gòu)成要素賦予相同的符號(hào)，并省略詳細(xì)的說(shuō)明。

如圖12所示，在本變形例涉及的半導(dǎo)體裝置2中，活性區(qū)域a1中的電流方向x的兩端在俯視時(shí)，從位于最外側(cè)的布線71拉出1個(gè)柵極電極量以上。換言之，從位于柵極電極列兩端的柵極電極30(第一柵極電極)的中心起到活性區(qū)域a1的電流方向x的周緣部為止的長(zhǎng)度l1變得比柵極電極30的中心間的間距l(xiāng)2長(zhǎng)。

另外，如圖13所示，在半導(dǎo)體裝置2的非活性區(qū)域a2中，sti(shallowtrenchisolation)層80形成于box層12之上，并產(chǎn)生壓縮應(yīng)力σp。該壓縮應(yīng)力σp的朝向是與對(duì)溝道區(qū)域14a作用的拉伸應(yīng)力的朝向相反。因此，若該壓縮應(yīng)力σp對(duì)位于柵極電極列兩端的柵極電極30(第一柵極電極)的正下方所存在的溝道區(qū)域14a作用，則具有對(duì)該溝道區(qū)域14a作用的拉伸應(yīng)力比對(duì)位于另一柵極電極30正下方的另一溝道區(qū)域14a作用的拉伸應(yīng)力小的可能性。在這種情況下，可能會(huì)在柵極電極30間，導(dǎo)通電阻的特性變得不均勻。

但是，在本變形例中，活性化區(qū)域a1的兩端擴(kuò)展，以使sti層80的壓縮應(yīng)力σp變得難以作用于溝道區(qū)域14a。因此，能夠在多個(gè)柵極電極30間確保均勻的導(dǎo)通電阻的特性。

(變形例2)

圖14是示意性地表示變形例2涉及的半導(dǎo)體裝置的主要部位的剖視圖。即使在此，也對(duì)與上述的實(shí)施方式涉及的半導(dǎo)體裝置1相同的構(gòu)成要素賦予相同的符號(hào)，并省略詳細(xì)的說(shuō)明。

如圖14所示，在本變形例中，活性化區(qū)域a1的位于最外側(cè)的布線71a和位于布線71a的內(nèi)側(cè)的布線71b共同地與布線75或者布線74連接。由此，布線71a的電位變成與布線71b的電位相同的電位。因此，即使對(duì)位于布線71a與布線71b之間的柵極電極32(第一柵極電極)施加電壓也不會(huì)流動(dòng)電流。即，柵極電極32成為偽電極。

即使在本變形例中，也與上述的變形1相同地，位于柵極電極列兩端的柵極電極32具有從sti層80受到壓縮應(yīng)力σp的可能性。因此，假設(shè)，該柵極電極32不是偽電極而與柵極電極30相同地為有源電極的情況下，存在對(duì)位于柵極電極32正下方的溝道區(qū)域14a進(jìn)行作用的拉伸應(yīng)力變得比對(duì)位于柵極電極30正下方的另一溝道區(qū)域14a進(jìn)行作用的拉伸應(yīng)力小的可能性。在這種情況下，可能在柵極電極32與柵極電極30之間，導(dǎo)通電阻的特性變得不均勻。

但是，在本變形例中，柵極電極32成為偽電極。因此，對(duì)于位于該柵極電極32的內(nèi)側(cè)所排列的各柵極電極30正下方的溝道區(qū)域14a不會(huì)產(chǎn)生壓縮應(yīng)力σp的影響，拉伸應(yīng)力均勻地作用。因此，能夠在多個(gè)柵極電極30間確保均勻的導(dǎo)通電阻的特性。

對(duì)本發(fā)明的幾個(gè)實(shí)施方式進(jìn)行了說(shuō)明，但這些實(shí)施方式是作為例子而提出的，并沒(méi)有意圖限定發(fā)明的范圍。這些實(shí)施方式可以以其他各種方式進(jìn)行實(shí)施，在不超出發(fā)明主旨的范圍內(nèi)，可進(jìn)行各種省略、調(diào)換以及變更。這些實(shí)施方式及其變形包括在發(fā)明的范圍和主旨內(nèi)，同樣，也包括在專利請(qǐng)求所記載的發(fā)明和與其等同的范圍內(nèi)。