本發(fā)明有關(guān)于半導(dǎo)體芯片封裝領(lǐng)域，特別有關(guān)于一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造及其制造方法，可應(yīng)用于POP封裝堆棧。

背景技術(shù)：

POP(Package-On-Package)封裝堆棧為多個半導(dǎo)體封裝構(gòu)造的立體堆棧組合構(gòu)造，一上方頂部半導(dǎo)體封裝構(gòu)造可表面接合在一下方底部半導(dǎo)體封裝構(gòu)造上。兩封裝構(gòu)造之間的縱向接合元件為頂部半導(dǎo)體封裝構(gòu)造的焊球，故會產(chǎn)生一POP堆棧間隙。并且，底部半導(dǎo)體封裝構(gòu)造的模封膠體形成于一基板上，會產(chǎn)生一模封高度。模封膠體內(nèi)的周邊區(qū)域包覆焊球，以作為縱向?qū)ㄔ?。焊球在未被包覆之前是以植球方式固定在基板上，在模封包覆焊球之后，再以激光鉆孔(laser drill)工藝使焊球局部顯露出。POP封裝堆棧過程中，頂部半導(dǎo)體封裝構(gòu)造的焊球接合至底部半導(dǎo)體封裝構(gòu)造中被包覆焊球的顯露表面。被包覆焊球的球徑與間距將限制了縱向接合元件的數(shù)量與排列密度。

請參閱圖1，另一種公知可運(yùn)用于POP封裝堆棧的底部半導(dǎo)體封裝構(gòu)造300包含一封膠體310、復(fù)數(shù)個填充焊料320、一芯片330、一線路基板340以及復(fù)數(shù)個焊球390。該線路基板340具有多層線路與電性導(dǎo)通孔等線路結(jié)構(gòu)343。該芯片330可利用復(fù)數(shù)個凸塊331覆晶接合至該線路基板340的一上表面342。該封膠體310形成于該線路基板340的該上表面342上，以密封該芯片330。該封膠體310的周邊以鉆孔方式形成復(fù)數(shù)個模封貫孔311，貫穿該封膠體310，以顯露出該線路基板340的周邊接墊。該些填充焊料320形成于該些模封貫孔311中，以POP封裝堆棧的焊球接合。該些焊球390接合于該線路基板340的下表面341。在更先進(jìn)的POP封裝堆棧中，封裝厚度為更薄與尺寸小型化且可達(dá)到微間距排列縱向?qū)窂降牡撞堪雽?dǎo)體封裝構(gòu)造是被期望的。此外，POP封裝堆棧間隙亦被期望能進(jìn)一步縮小。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述的問題，本發(fā)明的主要目的在于提供一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造及其制造方法，省略了公知基板上的模封厚度與POP封裝堆棧的突出接合高度，并可利用重復(fù)實(shí)施的模封互連基板工藝達(dá)到POP封裝堆棧為超薄與小型化的型態(tài)，并且封裝堆棧的縱向?qū)窂揭嗫蔀槲㈤g距排列。

本發(fā)明的次一目的在于提供一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造及其制造方法，達(dá)到POP封裝堆棧為零間隙并且省略基板上封裝厚度的功效。

本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。本發(fā)明揭示一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造，包含一第一重配置線路層、復(fù)數(shù)個第一金屬柱、一第一芯片以及一第一模封基板層。該第一重配置線路層形成于一載板平面上，該第一重配置線路層包含復(fù)數(shù)個第一扇入墊與復(fù)數(shù)個第一扇出墊。該些第一金屬柱設(shè)置于該些第一扇出墊上。該第一芯片設(shè)置于該第一重配置線路層上并電性連接至該些第一扇入墊。該第一模封基板層形成于該載板平面上，該第一模封基板層具有一第一下表面與一第一上表面，該第一下表面定義于該載板平面，以使該第一重配置線路層凹陷于該第一模封基板層的該第一下表面，該第一模封基板層由該第一上表面至該第一下表面的一第一封裝厚度大于該第一芯片的一第一芯片設(shè)置高度，以使該第一芯片包覆于該第一模封基板層中以及該些第一金屬柱包覆于該第一模封基板層的周邊。該些第一金屬柱具有復(fù)數(shù)個不被該第一模封基板層包覆的第一頂端。借此，可達(dá)到POP封裝堆棧超薄與小型化、封裝堆棧的縱向?qū)窂郊?xì)間距的功效，并可完成POP封裝堆棧的零間隙或微間隙接合。本發(fā)明另揭示一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造的制造方法。

本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。

在前述半導(dǎo)體封裝構(gòu)造中，該第一芯片借由復(fù)數(shù)個第一凸塊覆晶接合至該些第一扇入墊。

在前述半導(dǎo)體封裝構(gòu)造中，該些第一金屬柱的一第一柱設(shè)置高度小于該第一模封基板層的該第一封裝厚度但不小于該第一芯片的該第一芯片設(shè)置高度，以提供較多面積的內(nèi)縮型可接合柱壁。

在前述半導(dǎo)體封裝構(gòu)造中，該第一模封基板層更具有復(fù)數(shù)個形成在該第一上表面的第一模封通道孔，該些第一金屬柱的該些第一頂端與該些第一金屬柱的鄰近柱壁顯露在該些第一模封通道孔中，故該些第一金屬柱不會突出于該第一模封基板層的該第一上表面并提供內(nèi)縮的柱接合表面。

在前述半導(dǎo)體封裝構(gòu)造中，該些第一模封通道孔不貫穿該第一模封基板層，并且該些第一模封通道孔的深度大于該第一模封基板層在該第一芯片上的覆蓋厚度，以維持該些第一金屬柱的垂直度。

在前述半導(dǎo)體封裝構(gòu)造中，可另包含復(fù)數(shù)個焊球，接合于該些第一扇出墊并突出于該第一下表面，以供對外接合。

在前述半導(dǎo)體封裝構(gòu)造中，可另包含一第二重配置線路層、復(fù)數(shù)個第二金屬柱、一第二芯片以及一第二模封基板層。該第二重配置線路層形成于該第一模封基板層的該第一上表面上，該第二重配置線路層包含復(fù)數(shù)個第二扇入墊與復(fù)數(shù)個第二扇出墊，其中該些第二扇出墊接合至該些第一金屬柱的該些第一頂端與該些第一金屬柱的鄰近柱壁。該些第二金屬柱設(shè)置于該些第二扇出墊上。該第二芯片設(shè)置于該第二重配置線路層上并電性連接至該些第二扇入墊。該第二模封基板層形成于該第一模封基板層的該第一上表面上，該第一上表面用以定義該第二模封基板層的一第二下表面，以使該第二重配置線路層凹陷于該第二模封基板層的該第二下表面，該第二模封基板層的一第二封裝厚度大于該第二芯片的一第二芯片設(shè)置高度，以使該第二芯片包覆于該第二模封基板層中以及該些第二金屬柱包覆于該第二模封基板層的周邊。該些第二金屬柱具有復(fù)數(shù)個不被該第二模封基板層包覆的第二頂端，借此達(dá)到POP封裝堆棧的零間隙，可以基板厚度逐層組裝成更多封裝堆棧體。

在前述半導(dǎo)體封裝構(gòu)造中，該些第二扇出墊系為罩形墊，而套住該些該些第一金屬柱的該些第一頂端與該些第一金屬柱的鄰近柱壁，以避免該些第一金屬柱的該些第一頂端發(fā)生接合斷裂。

借由上述的技術(shù)手段，本發(fā)明可以提供一種半導(dǎo)體封裝構(gòu)造，借由第一重配置線路層制作于MIS基板以形成模封基板層與銅電鍍(Cu plating)形成金屬柱的整合技術(shù)，另經(jīng)由激光鉆孔(laser drill)方式將金屬柱的上端部顯露在模封基板層的模封通道孔中，可作為第二重配置線路層布線在模封基板層上的連接，其上可再接合芯片與模封，以形成零間隙POP封裝堆棧，或者金屬柱的內(nèi)縮上端部可供另一頂部半導(dǎo)體封裝構(gòu)造的焊球做接合，以達(dá)到微間隙POP封裝堆棧，可實(shí)現(xiàn)POP封裝堆棧尺寸小型化、POP封裝堆棧厚度薄型化以及POP封裝堆棧的細(xì)間距縱向?qū)窂降墓π?。因此，本發(fā)明可利用重復(fù)實(shí)施的模封互連基板工藝制作POP封裝堆棧體。

附圖說明

圖1為公知可運(yùn)用于POP封裝堆棧的底部半導(dǎo)體封裝構(gòu)造的截面示意圖。

圖2為依據(jù)本發(fā)明的第一實(shí)施例，一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造的截面示意圖。

圖3A至圖3E為依據(jù)本發(fā)明的第一實(shí)施例，該半導(dǎo)體封裝構(gòu)造在第一次模封互連基板工藝的主要步驟中所形成各元件的截面示意圖。

圖4為依據(jù)本發(fā)明的第二實(shí)施例，一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造的截面示意圖。

圖5A至圖5E為依據(jù)本發(fā)明的第二實(shí)施例，該半導(dǎo)體封裝構(gòu)造在第二次模封互連基板工藝的主要步驟中所形成各元件的截面示意圖。

圖6為依據(jù)本發(fā)明的第二實(shí)施例，由該半導(dǎo)體封裝構(gòu)造組合成一封裝堆棧件的截面示意圖。

附圖標(biāo)記說明

T1 第一封裝厚度 T2 第二封裝厚度

H1 第一芯片設(shè)置高度 H2 第一柱設(shè)置高度

H3 第二芯片設(shè)置高度 H4 第二柱設(shè)置高度

10 暫時載板 11 載板平面

20 頂堆棧封裝構(gòu)造 21 基板

22 封膠體 23 焊球

100 半導(dǎo)體封裝構(gòu)造

110 第一重配置線路層 111 第一扇入墊

112 第一扇出墊

120 第一金屬柱 121 第一頂端

130 第一芯片 131 第一凸塊

132 第一焊料

140 第一模封基板層 141 第一下表面

142 第一上表面 143 第一模封通道孔

190 焊球

200 半導(dǎo)體封裝構(gòu)造

250 第二重配置線路層 251 第二扇入墊

252 第二扇出墊

260 第二金屬柱 261 第二頂端

270 第二芯片 271 第二凸塊

272 第二焊料

280 第二模封基板層 282 第二上表面

283 第二模封通道孔

300 半導(dǎo)體封裝構(gòu)造

310 封膠體 311 模封貫孔

320 填孔焊料

330 芯片 331 凸塊

340 線路基板 341 下表面

342 上表面 343 線路結(jié)構(gòu)

390 焊球。

具體實(shí)施方式

以下將配合所附附圖詳細(xì)說明本發(fā)明的實(shí)施例，然應(yīng)注意的是，該些圖示均為簡化的示意圖，僅以示意方法來說明本發(fā)明的基本架構(gòu)或?qū)嵤┓椒?，故僅顯示與本案有關(guān)的元件與組合關(guān)系，圖中所顯示的元件并非以實(shí)際實(shí)施的數(shù)目、形狀、尺寸做等比例繪制，某些尺寸比例與其他相關(guān)尺寸比例或已夸張或是簡化處理，以提供更清楚的描述。實(shí)際實(shí)施的數(shù)目、形狀及尺寸比例為一種選置性的設(shè)計(jì)，詳細(xì)的元件布局可能更為復(fù)雜。

依據(jù)本發(fā)明的第一實(shí)施例，一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造100舉例說明于圖2的截面示意圖以及圖3A至圖3E在第一次模封互連基板工藝的主要步驟中所形成各元件的截面示意圖。一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造100，其包含一第一重配置線路層110、復(fù)數(shù)個第一金屬柱120、一第一芯片130以及一第一模封基板層140。

如圖2所示，該第一重配置線路層110形成于一載板平面11上，該第一重配置線路層110包含復(fù)數(shù)個第一扇入墊111與復(fù)數(shù)個第一扇出墊112。該載板平面11可由一暫時載板10提供(如圖3A所示)，在完成第一次或更多次模封互連基板工藝之后，該暫時載板10應(yīng)被移除。該些第一扇入墊111屬于該第一重配置線路層110的一部分，該些第一扇入墊111的間距應(yīng)小于該些第一扇出墊112的間距，然而非限定地該些第一扇出墊112的間距仍可控制在200微米以內(nèi)。該些第一扇出墊112亦屬于該第一重配置線路層110的一部分，利用該第一重配置線路層110的對應(yīng)線路連接該些第一扇入墊111與該些第一扇出墊112。該第一重配置線路層110利用濺鍍(或物理氣相沉積)、電鍍與圖案化蝕刻等半導(dǎo)體晶圓(或半導(dǎo)體面板)的集成電路工藝予以制作。通常該第一重配置線路層110為復(fù)合金屬層，例如由底而上排列的金/鎳/銅層。該第一重配置線路層110的主要導(dǎo)電層材質(zhì)為銅、鋁或其合金。該第一重配置線路層110的厚度約在50微米以下，但因該第一重配置線路層110為嵌埋于該第一模封基板層140的底面的型態(tài)，故該第一重配置線路層110的厚度可不受到限制。

該些第一金屬柱120設(shè)置于該些第一扇出墊112上。該些第一金屬柱120可利用電鍍方法制作。該些第一金屬柱120的形狀可為圓形柱體、四面柱體、六面柱體或多面柱體。該些第一金屬柱120可為單層結(jié)構(gòu)或是多層結(jié)構(gòu)。該些第一金屬柱120的主體材質(zhì)可為銅、鋁或其合金，以銅柱為較佳選擇。該些第一金屬柱120的高度應(yīng)不超過該第一模封基板層140的厚度。該些第一金屬柱120的熔點(diǎn)應(yīng)高于焊料熔點(diǎn)。

該第一芯片130設(shè)置于該第一重配置線路層110上并電性連接至該些第一扇入墊111。該第一芯片130為具有集成電路的半導(dǎo)體元件。具體地，該第一芯片130借由復(fù)數(shù)個第一凸塊131覆晶接合至該些第一扇入墊111?？衫脧?fù)數(shù)個第一焊料132接合該些第一凸塊131與該些第一扇入墊111，借以達(dá)到該第一芯片130的機(jī)械固定與電性連接?；蛘?，該第一芯片130可利用一粘晶膠層設(shè)置于該第一重配置線路層110上，并利用打線形成的焊線電性連接至該些第一扇入墊111。在該第一重配置線路層110的阻隔下，該些第一焊料132或粘晶膠層不會顯露于該第一模封基板層140之外。

該第一模封基板層140形成于該載板平面11上，該第一模封基板層140具有一第一下表面141與一第一上表面142，該第一下表面141定義于該載板平面11，以使該第一重配置線路層110凹陷于該第一模封基板層140的該第一下表面141。換言之，該第一模封基板層140的上表面與側(cè)邊被該第一模封基板層140包覆。該第一模封基板層140的下表面與該第一模封基板層140的該第一下表面141共平面于該載板平面11。該第一模封基板層140的材質(zhì)為電絕緣的熱固性化合物，該第一模封基板層140的形成可利用壓縮模封或轉(zhuǎn)移模封等方法。該第一模封基板層140的厚度相當(dāng)于已知封裝基板厚度，約在0.15~0.5毫米(mm)之間。

并且，該第一模封基板層140由該第一上表面142至該第一下表面141的一第一封裝厚度T1大于該第一芯片130的一第一芯片設(shè)置高度H1，以使該第一芯片130包覆于該第一模封基板層140中以及該些第一金屬柱120包覆于該第一模封基板層140的周邊。該些第一金屬柱120具有復(fù)數(shù)個不被該第一模封基板層140包覆的第一頂端121。

此外，該些第一扇出墊112的部分或全部為球墊，該半導(dǎo)體封裝構(gòu)造100可另包含復(fù)數(shù)個焊球190，接合于該些第一扇出墊112并突出于該第一下表面141，以供對外接合。

因此，本發(fā)明提供一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造，省略了公知基板上的模封厚度與POP封裝堆棧的突出接合高度，并可利用重復(fù)實(shí)施的模封互連基板工藝(容后詳述)可達(dá)到POP封裝堆棧為超薄與小型化的型態(tài)，并且封裝堆棧的縱向?qū)窂揭嗫蔀槲㈤g距排列。

在本實(shí)施例中，該些第一金屬柱120的一第一柱設(shè)置高度H2小于該第一模封基板層140的該第一封裝厚度T1但不小于該第一芯片130的該第一芯片設(shè)置高度H1，以提供較多面積的內(nèi)縮型可接合柱壁。

較佳地，該第一模封基板層140更具有復(fù)數(shù)個形成在該第一上表面142的第一模封通道孔143，該些第一金屬柱120的該些第一頂端121與該些第一金屬柱120的鄰近柱壁顯露在該些第一模封通道孔143中，故該些第一金屬柱120不會突出于該第一模封基板層140的該第一上表面142并提供內(nèi)縮的柱接合表面。故POP封裝堆棧的接合表面為非平面并且接合面積可依照該些第一模封通道孔143的深度予以擴(kuò)大。通常該些第一金屬柱120鄰近于該些第一頂端121的顯露柱壁長度不大于該些第一金屬柱120的第一柱設(shè)置高度H2的二分之一。

較佳地，該些第一模封通道孔143不貫穿該第一模封基板層140，并且該些第一模封通道孔143的深度大于該第一模封基板層140在該第一芯片130上的覆蓋厚度(即該第一模封基板層140的第一封裝厚度T1扣除該第一芯片130的該第一芯片設(shè)置高度H1以及扣除該第一重配置線路層110的厚度所得的余值)，以維持該些第一金屬柱120的垂直度。在本實(shí)施例中，該些第一模封通道孔143倒錐形孔。

關(guān)于上述使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造100的制造方法可見于如圖3A至圖3E所示的在第一次模封互連基板工藝的主要步驟中所形成各元件的截面示意圖，其主要步驟說明如后。

首先，如圖3A所示，利用半導(dǎo)體晶圓(或半導(dǎo)體面板)的集成電路工藝形成該第一重配置線路層110于該載板平面11上，該第一重配置線路層110包含該些第一扇入墊111與該些第一扇出墊112，該載板平面11由該暫時載板10提供。該暫時載板10可為晶圓承載系統(tǒng)(Wafer Support System, WSS)、或可為面板承載系統(tǒng)(Panel Support System, PSS)，即裝置中不具有載板結(jié)構(gòu)，于工藝中利用該暫時載板10而模擬為一可作工藝處理的半導(dǎo)體晶圓或半導(dǎo)體面板。

之后，如圖3B所示，以電鍍方式設(shè)置該些第一金屬柱120于該些第一扇出墊112上。之后，如圖3C所示，以覆晶接合方式設(shè)置該第一芯片130于該第一重配置線路層110上并電性連接至該些第一扇入墊111。

之后，如圖3D所示，以已知晶圓模封或是面板模封方式形成該第一模封基板層140于該載板平面11上，該第一模封基板層140具有該第一下表面141與該第一上表面142，該第一下表面141定義于該載板平面11，以使該第一重配置線路層110凹陷于該第一模封基板層140的該第一下表面141，該第一模封基板層140由該第一上表面142至該第一下表面141的該第一封裝厚度T1大于該第一芯片130的該第一芯片設(shè)置高度H1，以使該第一芯片130包覆于該第一模封基板層140中以及該些第一金屬柱120包覆于該第一模封基板層140的周邊。

之后，如圖3E所示，執(zhí)行一第一開孔作業(yè)，可利用激光鉆孔或是不足曝光方式使得該些第一金屬柱120具有該些不被該第一模封基板層140包覆的第一頂端121。在本實(shí)施例中，激光鉆孔方法為較佳，該第一模封基板層140可選用非感光材料。在本步驟中，該第一模封基板層140更具有復(fù)數(shù)個形成在該第一上表面142的第一模封通道孔143，該些第一金屬柱120的該些第一頂端121與該些第一金屬柱120的鄰近柱壁顯露在該些第一模封通道孔143中。并且，該些第一金屬柱120的顯露部位不突出于該第一模封基板層140。之后，分離該第一模封基板層140與該暫時載板10。分離方法可選用UV照射，以使該暫時載板10的粘性消失，進(jìn)而剝離該暫時載板10與該第一模封基板層140。最后，設(shè)置復(fù)數(shù)個焊球190于該些扇出墊112，使其突出于該第一模封基板層140的該第一下表面141，便可制作出如圖2所示的半導(dǎo)體封裝構(gòu)造100。

此外，本發(fā)明揭示的一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造100的制造方法，亦可在該第一模封基板層140上重復(fù)進(jìn)行一或更多次的模封互連基板工藝，每一次模封互連基板工藝包含形成重配置線路層的電鍍成型步驟、設(shè)置如銅柱的金屬柱的電鍍成型步驟、設(shè)置芯片的覆晶接合步驟、形成模封基板層的環(huán)氧膠材壓模步驟以及使用激光鉆孔(Laser drill)方式將金屬柱的端部顯露出來的開孔步驟。重復(fù)的模封互連基板工藝可達(dá)到所欲芯片數(shù)量堆棧的超薄型POP封裝堆棧構(gòu)造。最后露出的銅柱端部，更可再與其他半導(dǎo)體封裝結(jié)構(gòu)體堆棧。

依據(jù)本發(fā)明的第二實(shí)施例，另一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造200舉例說明于圖4的截面示意圖、圖5A至圖5E在第二次模封互連基板工藝的主要步驟中所形成各元件的截面示意圖以及圖6由該半導(dǎo)體封裝構(gòu)造200組合成一封裝堆棧件的截面示意圖，其中對應(yīng)于第一實(shí)施例相同名稱與功能的元件以第一實(shí)施例的元件圖號表示，相同細(xì)部特征不再贅述。一種使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造200除了包含在第一次模封互連基板工藝形成的一第一重配置線路層110、復(fù)數(shù)個第一金屬柱120、一第一芯片130以及一第一模封基板層140，該半導(dǎo)體封裝構(gòu)造200更包含在第二次模封互連基板工藝形成的一第二重配置線路層250、復(fù)數(shù)個第二金屬柱260、一第二芯片270以及一第二模封基板層280。

如圖4所示，該第二重配置線路層250形成于該第一模封基板層140的該第一上表面142上，該第二重配置線路層250包含復(fù)數(shù)個第二扇入墊251與復(fù)數(shù)個第二扇出墊252，其中該些第二扇出墊252接合至該些第一金屬柱120的該些第一頂端121。該些第二金屬柱260設(shè)置于該些第二扇出墊252上。該第二芯片270設(shè)置于該第二重配置線路層250上并電性連接至該些第二扇入墊251。較佳地，該些第二金屬柱260具有一第二柱設(shè)置高度H4，其小于該第二模封基板層280的一第一封裝厚度T2但不小于該第一芯片270的一第一芯片設(shè)置高度H3。

再如圖4所示，該第二模封基板層280形成于該第一模封基板層140的該第一上表面142上，該第一上表面142用以定義該第二模封基板層280的一第二下表面，以使該第二重配置線路層250凹陷于該第二模封基板層280的該第二下表面，該第二模封基板層280的第二封裝厚度T2大于該第二芯片270的第二芯片設(shè)置高度H3，以使該第二芯片270包覆于該第二模封基板層280中以及該些第二金屬柱260包覆于該第二模封基板層280的周邊。該些第二金屬柱260具有復(fù)數(shù)個不被該第二模封基板層280包覆的第二頂端261，借此達(dá)到POP封裝堆棧的零間隙，可以逐層組裝成更多基板厚度的封裝堆棧體。具體地，該第一模封基板層280更具有復(fù)數(shù)個形成在該第二上表面282的第二模封通道孔283，該些第二金屬柱260的該些第二頂端261與該些第二金屬柱260的鄰近柱壁顯露在該些第二模封通道孔283中。通常該些第二金屬柱260鄰近于該些第二頂端261的顯露柱壁長度不大于該些第二金屬柱260的第二柱設(shè)置高度H4的二分之一。

因此，借由上述的半導(dǎo)體封裝構(gòu)造200可以達(dá)到POP封裝堆棧為零間隙并且省略基板上封裝厚度的功效。

較佳地，該些第二扇出墊252為罩形墊，而套住該些該些第一金屬柱120的該些第一頂端121與該些第一金屬柱120的鄰近柱壁，以避免該些第一金屬柱120的該些第一頂端121發(fā)生接合斷裂。該些第一金屬柱120的接合柱壁可由該第一模封通道孔143的深度控制。

關(guān)于上述使用模封互連基板工藝的柱頂互連(PTI)型態(tài)半導(dǎo)體封裝構(gòu)造200的制造方法可見于如圖5A至圖5E所示在第二次模封互連基板工藝的主要步驟中所形成各元件的截面示意圖。第二次模封互連基板工藝實(shí)施在第一實(shí)施例的第一開孔作業(yè)的步驟的后與第一實(shí)施例的分離該第一模封基板層140與該暫時載板10的步驟之前，第二次模封互連基板工藝的主要步驟說明如后。

首先，如圖5A所示，形成該第二重配置線路層250于該第一模封基板層140的該第一上表面142上，該第二重配置線路層250包含該些第二扇入墊251與該些第二扇出墊252，其中該些第二扇出墊252接合至該些第一金屬柱120的該些第一頂端121與該些第一金屬柱120的鄰近柱壁。之后，如圖5B所示，設(shè)置該些第二金屬柱260于該些第二扇出墊252上。之后，如圖5C所示，設(shè)置該第二芯片270于該第二重配置線路層250上，并使該第二芯片270電性連接至該些第二扇入墊251。

之后，如圖5D所示，形成該第二模封基板層280于該第一模封基板層140的該第一上表面142上，該第一上表面142用以定義該第二模封基板層280的一第二下表面，以使該第二重配置線路層250凹陷于該第二模封基板層280的該第二下表面，該第二模封基板層280的一第二封裝厚度T2大于該第二芯片270的一第二芯片設(shè)置高度H3，以使該第二芯片270包覆于該第二模封基板層280中以及該些第二金屬柱260包覆于該第二模封基板層280的周邊。

之后，如圖5E所示，執(zhí)行一第二開孔作業(yè)，使得該些第二金屬柱260具有該些不被該第二模封基板層280包覆的第二頂端261。在本步驟中，該第二模封基板層280更具有復(fù)數(shù)個形成在該第二上表面282的第二模封通道孔283，該些第二金屬柱260的該些第二頂端261與該些第二金屬柱260的鄰近柱壁顯露在該些第二模封通道孔283中。之后，分離該第一模封基板層140與該暫時載板10。最后，設(shè)置復(fù)數(shù)個焊球190于該些扇出墊112，便可制作出如圖4所示的半導(dǎo)體封裝構(gòu)造200。

如圖6所示，一頂堆棧封裝構(gòu)造20可表面接合至該半導(dǎo)體封裝構(gòu)造200上。該頂堆棧封裝構(gòu)造20包含一基板21、一內(nèi)封有芯片的封膠體22以及復(fù)數(shù)個在該基板21下的焊球23。該些焊球23對準(zhǔn)于該些該些第二模封信道孔283，并利用回焊方式使得該些焊球23接合至該些第二金屬柱260的該些第二頂端261與該些第二金屬柱260的鄰近柱壁。

以上所揭露的僅為本發(fā)明較佳實(shí)施例而已，當(dāng)然不能以此來限定本發(fā)明的權(quán)利范圍，因此依本發(fā)明權(quán)利要求所作的等同變化，仍屬于本發(fā)明所涵蓋的范圍。