一種薄膜晶體管、陣列基板和顯示裝置制造方法
【專利摘要】本實用新型公開了一種薄膜晶體管、陣列基板和顯示裝置，該薄膜晶體管包括柵極、源極、漏極和半導(dǎo)體層，源極和所述漏極不同層設(shè)置；半導(dǎo)體層分別與源極和漏極電連接；在半導(dǎo)體層上對應(yīng)源極和漏極之間的區(qū)域為溝道區(qū)域。本實用新型還提供了包括上述薄膜晶體管的陣列基板和顯示裝置，通過改變構(gòu)圖工藝，使得源極和漏極分別在不同的圖層形成，減少薄膜晶體管的溝道長度，一般可以將溝道長度從原來的15um縮短到現(xiàn)在的5um以下，使溝道電阻大幅度減小，縮短溝道距離可以大幅提升薄膜晶體管的充電效率，縮短充電時間，從而提高晶體管的工作效率。由于器件溝道尺寸的縮減，還可以縮小晶體管的面積，有利于實現(xiàn)高集成度的產(chǎn)品。
【專利說明】—種薄膜晶體管、陣列基板和顯示裝置

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及液晶顯示領(lǐng)域，尤其涉及一種薄膜晶體管、陣列基板和顯示裝置。

【背景技術(shù)】
[0002]目前在液晶顯示行業(yè),薄膜晶體管液晶顯示器(Thin Film Transistor LiquidCrystal Display,簡稱TFT-LCD)的應(yīng)用越來越受到客戶的青睞。
[0003]現(xiàn)有技術(shù)中液晶顯示器中薄膜晶體管的結(jié)構(gòu)示意圖如圖1所示，包括襯底基板01以及形成在襯底基板01上的柵極02，柵極02的上方覆蓋有柵絕緣層03。在柵絕緣層03上方還形成有半導(dǎo)體層04，該層與柵極02相對應(yīng)，位于柵極02的上方。半導(dǎo)體層04上方形成有刻蝕阻擋層05，刻蝕阻擋層05的上方還形成源漏金屬層，經(jīng)過構(gòu)圖工藝形成漏極06和源極07。漏極06和源極07同層形成，但是兩者之間具有一定的間距，受到構(gòu)圖工藝的限制，為了保證源極06和漏極07通過刻蝕阻擋層05上的過孔與半導(dǎo)體層04實現(xiàn)完全接觸，漏極對應(yīng)過孔，源極對應(yīng)過孔，以及源漏電極的之間的溝道確保長度，漏極06和源極07在半導(dǎo)體層04上方分別至少有5um的長度，因此溝道區(qū)域長度L’至少有15um以上。
[0004]根據(jù)上述，由于受到制作工藝的限制，溝道長度至少為15um，導(dǎo)致薄膜晶體管的溝道長度較長，工作效率較低。
實用新型內(nèi)容
[0005](一 )要解決的技術(shù)問題
[0006]針對上述缺陷，本實用新型要解決的技術(shù)問題是:如何縮短溝道長度，提高晶體管的工作效率。
[0007]( 二 )技術(shù)方案
[0008]為解決上述技術(shù)問題，本實用新型提供了一種薄膜晶體管，包括柵極、源極、漏極和半導(dǎo)體層，所述源極和所述漏極不同層設(shè)置；
[0009]所述半導(dǎo)體層分別與所述源極和所述漏極電連接；
[0010]在所述半導(dǎo)體層上對應(yīng)所述源極和所述漏極之間的區(qū)域為溝道區(qū)域。
[0011]可選的，所述源極和所述漏極不同層設(shè)置具體包括:
[0012]所述源極與所述漏極分別設(shè)置在所述半導(dǎo)體層的兩側(cè)；其中
[0013]所述源極設(shè)置在所述半導(dǎo)體層上方，所述漏極設(shè)置在所述半導(dǎo)體層下方；或者所述漏極設(shè)置在所述半導(dǎo)體層上方，所述源極設(shè)置在所述半導(dǎo)體層下方。
[0014]可選的，在所述半導(dǎo)體層上方對應(yīng)所述溝道區(qū)域的位置設(shè)置有刻蝕阻擋層。
[0015]可選的，所述刻蝕阻擋層還設(shè)置在所述半導(dǎo)體層上方溝道區(qū)域以外的區(qū)域。
[0016]可選的，所述刻蝕阻擋層上對應(yīng)所述漏極或所述源極的位置上設(shè)置有過孔。
[0017]可選的，所述半導(dǎo)體層和所述柵極之間還設(shè)置有柵絕緣層。
[0018]為解決上述技術(shù)問題，本實用新型還提供了一種陣列基板，包括襯底基板、薄膜晶體管、像素電極、柵線和數(shù)據(jù)線，所述薄膜晶體管和所述柵線設(shè)置在所述襯底基板上，且所述薄膜晶體管的源極和漏極不同層設(shè)置；
[0019]所述薄膜晶體管的半導(dǎo)體層分別與所述源極和所述漏極電連接；
[0020]所述像素電極與所述薄膜晶體管的漏極電連接；所述薄膜晶體管的源極與所述數(shù)據(jù)線電連接。
[0021]可選的，所述薄膜晶體管的源極和漏極不同層設(shè)置具體包括:
[0022]所述薄膜晶體管的源極和所述漏極分別設(shè)置在所述半導(dǎo)體層的兩側(cè)；其中，所述源極設(shè)置在所述半導(dǎo)體層上方，所述漏極設(shè)置在所述半導(dǎo)體層下方，所述像素電極設(shè)置于所述半導(dǎo)體層的下方；或者所述漏極設(shè)置在所述半導(dǎo)體層上方，所述源極設(shè)置在所述半導(dǎo)體層下方，所述像素電極設(shè)置于所述半導(dǎo)體層的上方。
[0023]可選的，還包括公共電極，所述像素電極與所述公共電極之間設(shè)置有鈍化層。
[0024]可選的，所述公共電極設(shè)置于所述像素電極的上方；或者所述公共電極設(shè)置于所述像素電極的下方。
[0025]可選的，所述半導(dǎo)體層上設(shè)置有刻蝕阻擋層。
[0026]可選的，在所述刻蝕阻擋層上方對應(yīng)所述漏極的區(qū)域設(shè)置過孔，所述漏極通過所述過孔與所述半導(dǎo)體層電連接；
[0027]或在所述刻蝕阻擋層上方對應(yīng)所述源極的區(qū)域設(shè)置有過孔，所述源極通過所述過孔與所述半導(dǎo)體層電連接。
[0028]可選的，所述漏極上方設(shè)置有所述像素電極，且所述像素電極與所述漏極以疊層搭接的方式實現(xiàn)電連接。
[0029]可選的，所述像素電極上方設(shè)置有鈍化層；所述鈍化層上方設(shè)置有公共電極，且所述公共電極為梳狀電極結(jié)構(gòu)。
[0030]可選的，所述數(shù)據(jù)線與所述源極同層設(shè)置。
[0031]本實用新型還提供了一種顯示裝置，包括陣列基板和彩膜基板，其中陣列基板為以上所述的陣列基板。
[0032](三)有益效果
[0033]本實用新型通過改變構(gòu)圖工藝，使得源極和漏極分別在不同的圖層形成，減少薄膜晶體管的溝道長度，一般可以將溝道長度從原來的15um縮短到現(xiàn)在的5um以下，使溝道電阻大幅度減小，縮短溝道距離可以大幅提升薄膜晶體管的充電效率，縮短充電時間，從而提高晶體管的工作效率。由于器件溝道尺寸的縮減，還可以縮小晶體管的面積，有利于實現(xiàn)聞集成度的廣品。

【專利附圖】

【附圖說明】
[0034]圖1為現(xiàn)有技術(shù)中的薄膜晶體管的結(jié)構(gòu)示意圖；
[0035]圖2為本實用新型實施例一中提供的一種薄膜晶體管的結(jié)構(gòu)示意圖；
[0036]圖3為本實用新型實施例二中提供的一種陣列基板的結(jié)構(gòu)示意圖；
[0037]圖4為本實用新型實施例三中提供的一種陣列基板的制作方法的步驟流程圖；
[0038]圖5為第一次構(gòu)圖工藝形成柵極圖形的示意圖；
[0039]圖6為在柵極上形成柵絕緣層的示意圖；
[0040]圖7為第二次構(gòu)圖工藝形成源極和數(shù)據(jù)線的示意圖；
[0041]圖8為第三次構(gòu)圖工藝形成半導(dǎo)體層圖形的示意圖；
[0042]圖9為第四次構(gòu)圖工藝形成刻蝕阻擋層以及過孔的示意圖；
[0043]圖10為第五次構(gòu)圖工藝形成漏極圖形的示意圖；
[0044]圖11為第六次構(gòu)圖工藝形成像素電極圖形的示意圖；
[0045]圖12為第七次構(gòu)圖工藝形成鈍化層圖形的示意圖。

【具體實施方式】
[0046]下面結(jié)合附圖和實施例，對本實用新型的【具體實施方式】作進一步詳細描述。以下實施例用于說明本實用新型，但不用來限制本實用新型的范圍。
[0047]實施例一
[0048]本實施例提供了一種薄膜晶體管，其結(jié)構(gòu)示意圖如圖2所示，包括柵極02、源極
07、漏極06和半導(dǎo)體層04，源極07和漏極06不同層設(shè)置，半導(dǎo)體層04分別與源極07和漏極06電連接，在半導(dǎo)體層04上對應(yīng)源極07和漏極06之間的區(qū)域為溝道區(qū)域。
[0049]由于源極和漏極不在同一圖層，所以不受源極漏極同層設(shè)置時制作工藝精度的局限性，能夠?qū)⒃礃O和漏極之間的溝道長度(圖2中L表示溝道長度)大幅縮短，以目前一般的工藝精度即可以將溝道長度縮短到5um以下，縮短溝道距離可以縮短充電時間，大幅提升薄膜晶體管的充電效率，從而提高晶體管的工作效率。
[0050]源極07與漏極06分別設(shè)置在半導(dǎo)體層04的兩側(cè)，所述“兩側(cè)”是指半導(dǎo)體層04的下方和上方，參見圖2，源極07位于半導(dǎo)體層04的下方，漏極06位于半導(dǎo)體層04的上方。具體的，本實施例中源極07和漏極06不同層設(shè)置具體可包括兩種方式，一種方式為:源極07設(shè)置在半導(dǎo)體層04上方，漏極06設(shè)置在半導(dǎo)體層04下方；另一種方式為漏極06設(shè)置在半導(dǎo)體層04上方，源極07設(shè)置在半導(dǎo)體層04下方，本實施例采用第二種設(shè)計方式。
[0051]進一步的，本實施例在半導(dǎo)體層04的材料可以是a-si，也可以是經(jīng)過處理的多晶硅，還可以使金屬氧化物半導(dǎo)體材料，如果采用金屬氧化物半導(dǎo)體材料，在半導(dǎo)體層04的上方對應(yīng)溝道區(qū)域的位置設(shè)置有刻蝕阻擋層05，所述刻蝕阻擋層05由絕緣材料制成，用以保護半導(dǎo)體材層在后續(xù)得工藝中不會被破壞其半導(dǎo)體特性，特別是對于金屬氧化物半導(dǎo)體材料對水和氧等因素比較敏感，在后續(xù)的曝光、刻蝕等工藝中避免由于半導(dǎo)體特性收到破壞進而影響到薄膜晶體管的特性。
[0052]對于刻蝕阻擋層05的設(shè)置區(qū)域，可以僅設(shè)置在溝道區(qū)域，所述溝道區(qū)域只是指對應(yīng)源極與漏極之間的區(qū)域。當(dāng)然也可以既設(shè)置在溝道區(qū)域以及溝道區(qū)域之外的區(qū)域，例如可以延伸到像素區(qū)域，乃至整個基板。
[0053]如圖2所示漏極06在半導(dǎo)體層04上方時，在形成在漏極06與半導(dǎo)體層04之間的刻蝕阻擋層05上對應(yīng)漏極06與半導(dǎo)體層04接觸的位置上設(shè)置有過孔11，通過所述過孔11可以實現(xiàn)漏極06和半導(dǎo)體層04之間的電連接。
[0054]可選的，源極07設(shè)置在半導(dǎo)體層04上方時，則在源極07與半導(dǎo)體層04之間的刻蝕阻擋層05上對應(yīng)源極07與半導(dǎo)體層04接觸的位置上形成過孔，通過該過孔實現(xiàn)源極07與半導(dǎo)體層04的電連接。
[0055]其中圖2中所示的薄膜晶體管中半導(dǎo)體層04和柵極02之間還設(shè)置有柵絕緣層03，且柵絕緣層03完全覆蓋在柵極02的上方。其中柵極02和柵絕緣層03的制作步驟為在襯底基板Ol上形成一層金屬層，經(jīng)過構(gòu)圖工藝形成柵極02的圖形，之后在柵極02上方形成柵絕緣層03，完全覆蓋在柵極02的上方，柵絕緣層03還可以覆蓋到柵極02之外的整個襯底基板01上。
[0056]如上所述，本實施例重點說明了一種底柵型薄膜晶體管，可替代的，本實用新型也可以為頂柵型薄膜晶體管，原理與底柵型薄膜晶體管相似，此處不再贅述。
[0057]由于本實施例薄膜晶體管中的源極和漏極不同層設(shè)置，不需要受到現(xiàn)有技術(shù)源極和漏極同層設(shè)置時工藝精度的限制，即便考慮刻蝕阻擋層上漏極與半導(dǎo)體層連接的過孔的冗余等因素都考慮在內(nèi)，也僅需要保持曝光機現(xiàn)有的精度，如5um的精度，即溝道長度可以縮短到5um，相比現(xiàn)有技術(shù)的15um，溝道長度得到大大縮短充電時間，提升薄膜晶體管的充電效率，從而提高晶體管的工作效率。
[0058]實施例二
[0059]本實用新型實施例提供了一種陣列基板，結(jié)構(gòu)示意圖如圖3所示，包括襯底基板
01、薄膜晶體管、像素電極08、柵線和數(shù)據(jù)線(其中柵線和數(shù)據(jù)線在圖3中未示出)，薄膜晶體管和柵線設(shè)置在襯底基板01上，且薄膜晶體管的源極07和漏極06不同層設(shè)置；薄膜晶體管的半導(dǎo)體層04分別與源極07和漏極06電連接；像素電極08與薄膜晶體管的漏極06電連接；薄膜晶體管的源極07與數(shù)據(jù)線電連接。
[0060]優(yōu)選地，本實施例中薄膜晶體管的源極07和漏極06不同層設(shè)置具體包括:
[0061]薄膜晶體管的源極07和漏極06分別設(shè)置在半導(dǎo)體層04的兩側(cè)，此處的“兩側(cè)”也是指半導(dǎo)體層04的下方和上方。其中，源極07設(shè)置在半導(dǎo)體層04上方，與數(shù)據(jù)線相連，漏極06設(shè)置在半導(dǎo)體層04下方，像素電極08設(shè)置于半導(dǎo)體層04的下方；或者漏極06設(shè)置在半導(dǎo)體層04上方，源極07設(shè)置在半導(dǎo)體層04下方，像素電極08設(shè)置于半導(dǎo)體層04的上方。為實現(xiàn)像素電極08與漏極06的電連接，像素電極08和漏極06需要同時設(shè)置在半導(dǎo)體層04的上方或下方，即像素電極08和漏極06設(shè)置在半導(dǎo)體層04的一側(cè)。
[0062]可選的，本實施例中的陣列基板中還包括公共電極10，像素電極08與公共電極10之間設(shè)置有鈍化層09，如圖3所示，鈍化層09設(shè)置在像素電極08的上方，公共電極10設(shè)置在鈍化層09上方。
[0063]可選的，本實施例中公共電極10設(shè)置于像素電極08的上方，即從上到下依次為公共電極10、鈍化層09和像素電極08 ;或者公共電極10設(shè)置于像素電極08的下方，即從上到下依次為像素電極08、鈍化層09和公共電極10，像素電極08通過在鈍化層上形成的過孔與漏極06進行電連接，參見圖3。
[0064]可選的，本實施例中半導(dǎo)體層04上設(shè)置有刻蝕阻擋層05，同實施例一，刻蝕阻擋層05可以僅設(shè)置在溝道區(qū)域，也可以既設(shè)置在溝道區(qū)域，又設(shè)置在溝道區(qū)域之外的區(qū)域。
[0065]可選的，在刻蝕阻擋層05上方對應(yīng)漏極06的區(qū)域設(shè)置過孔11，漏極06通過過孔11與半導(dǎo)體層04電連接，參見圖3 ；
[0066]或在刻蝕阻擋層05上方對應(yīng)源極07的區(qū)域設(shè)置有過孔11，源極07通過過孔11與半導(dǎo)體層04電連接。
[0067]可選的，漏極06上方設(shè)置有像素電極08，且像素電極08與漏極06以疊層搭接的方式實現(xiàn)電連接。參見圖3，像素電極08覆蓋在漏極06上方。
[0068]優(yōu)選地，本實施例中的像素電極08上方設(shè)置有鈍化層09，對像素電極08、刻蝕阻擋層05等圖層進行保護；鈍化層09上方設(shè)置有公共電極10，且公共電極10為梳狀電極結(jié)構(gòu),參見圖3。
[0069]還需要說明的是，薄膜晶體管中的數(shù)據(jù)線與源極07同層設(shè)置，雖然圖3中未示出數(shù)據(jù)線，但是數(shù)據(jù)線與源極07同層制作并電連接。
[0070]本實施例中的陣列基板能夠?qū)崿F(xiàn)與上述實施例一中的薄膜晶體管相同的有益效果，即薄膜晶體管的溝道長度從15um縮短到5um以下，使溝道電阻大幅度減小，縮短溝道距離可以大幅提升薄膜晶體管的充電效率，縮短充電時間，從而提高晶體管的工作效率。進一步由于溝道長度縮短，減小薄膜晶體管的尺寸，還能提高陣列基板上薄膜晶體管的加工集成度。
[0071]上述陣列基板的制作方法的步驟流程如圖4所示，具體包括以下步驟:
[0072]步驟S1、在襯底基板01形成一金屬層，通過第一次構(gòu)圖工藝形成柵極02的圖形，如圖5所示。并在柵極02的上方形成柵絕緣層03，如圖6所示。
[0073]步驟S2、在柵絕緣層03上方再形成一金屬層，通過第二次構(gòu)圖工藝在對應(yīng)區(qū)域形成源極07和數(shù)據(jù)線(圖中未標(biāo)示)，如圖7所示。
[0074]步驟S3、在形成源極07和數(shù)據(jù)線的基板上通過第三次構(gòu)圖工藝形成半導(dǎo)體層04的圖形，如圖8所示。具體地，半導(dǎo)體層04可以為金屬氧化物半導(dǎo)體，例如為銦鎵鋅氧化物。
[0075]步驟S4、通過第四次構(gòu)圖工藝，在半導(dǎo)體層04上方對應(yīng)溝道區(qū)域形成刻蝕阻擋層05的圖形同時可以在刻蝕阻擋層05上形成對應(yīng)漏極的接觸過孔11的圖形，如圖9所示。
[0076]步驟S5、在形成有刻蝕阻擋層05的基板上，通過第五次構(gòu)圖工藝形成漏極06的圖形，如圖10所示。
[0077]步驟S6、通過第六次構(gòu)圖工藝，在形成有漏極06的基板上形成像素電極08的圖形，如圖11所示。可選的，像素電極08在像素區(qū)域的圖形可以是梳狀電極圖形，也可以是板狀電極的圖形。
[0078]可選的，步驟S5和步驟S6也可以通過一次構(gòu)圖工藝形成。具體的，在形成有刻蝕阻擋層05以及過孔11的圖形的基板上，形成一像素電極層，連續(xù)形成一金屬層，通過灰階曝光工藝，在基板上形成像素電極和漏極的圖形，此時，像素電極與漏極疊層搭接的方式連接。
[0079]步驟S7、通過第七次構(gòu)圖工藝，在形成有像素電極08的基板上形成鈍化層09的圖形，如圖12所示。
[0080]步驟S8、通過第八次構(gòu)圖工藝，在鈍化層09上方形成公共電極10的圖形，公共電極10在像素區(qū)域為梳狀電極結(jié)構(gòu)。
[0081]本實施例改變現(xiàn)有技術(shù)中源極和漏極同層形成的制作方法和工藝，在基板上形成柵極和柵絕緣層之后，先在柵絕緣層上制作形成源極，制作形成半導(dǎo)體層和刻蝕阻擋層之后，再形成漏極，使得得到的晶體管溝道長度縮短到5um以下，溝道電阻大幅度減小，提高晶體管的工作效率。
[0082]進一步地，由于薄膜晶體管的溝道長度被縮短，可以減小薄膜晶體管的尺寸，還能提高陣列基板上薄膜晶體管的集成度。
[0083]實施例三
[0084]本實用新型實施例三中還提供了一種顯示裝置，包括彩膜基板和陣列基板，其中陣列基板為實施例二中所述的陣列基板。
[0085]上述顯示裝置可以為:0LED面板、電視、數(shù)碼相框、手機、平板電腦等具有任何顯示功能的產(chǎn)品或部件。
[0086]以上實施方式僅用于說明本實用新型，而并非對本實用新型的限制，有關(guān)【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本實用新型的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本實用新型的范疇，本實用新型的專利保護范圍應(yīng)由權(quán)利要求限定。
【權(quán)利要求】
1.一種薄膜晶體管，其特征在于，包括柵極、源極、漏極和半導(dǎo)體層，所述源極和所述漏極不同層設(shè)置； 所述半導(dǎo)體層分別與所述源極和所述漏極電連接； 在所述半導(dǎo)體層上對應(yīng)所述源極和所述漏極之間的區(qū)域為溝道區(qū)域。
2.如權(quán)利要求1所述的薄膜晶體管，其特征在于，所述源極和所述漏極不同層設(shè)置具體包括: 所述源極與所述漏極分別設(shè)置在所述半導(dǎo)體層的兩側(cè)；其中 所述源極設(shè)置在所述半導(dǎo)體層上方，所述漏極設(shè)置在所述半導(dǎo)體層下方；或者所述漏極設(shè)置在所述半導(dǎo)體層上方，所述源極設(shè)置在所述半導(dǎo)體層下方。
3.如權(quán)利要求1或2所述的薄膜晶體管，其特征在于，在所述半導(dǎo)體層上方對應(yīng)所述溝道區(qū)域的位置上設(shè)置有刻蝕阻擋層。
4.如權(quán)利要求3所述的薄膜晶體管，其特征在于，所述刻蝕阻擋層還設(shè)置在所述半導(dǎo)體層上方溝道區(qū)域以外的區(qū)域。
5.如權(quán)利要求4所述的薄膜晶體管，其特征在于，所述刻蝕阻擋層上對應(yīng)所述漏極或所述源極的位置上設(shè)置有過孔。
6.如權(quán)利要求1、2、4、5中任一項所述的薄膜晶體管，其特征在于，所述半導(dǎo)體層和所述柵極之間還設(shè)置有柵絕緣層。
7.—種陣列基板，其特征在于，包括襯底基板、薄膜晶體管、像素電極、柵線和數(shù)據(jù)線，所述薄膜晶體管和所述柵線設(shè)置在所述襯底基板上，且所述薄膜晶體管的源極和漏極不同層設(shè)置； 所述薄膜晶體管的半導(dǎo)體層分別與所述源極和所述漏極電連接； 所述像素電極與所述薄膜晶體管的漏極電連接；所述薄膜晶體管的源極與所述數(shù)據(jù)線電連接。
8.如權(quán)利要求7所述的陣列基板，其特征在于，所述薄膜晶體管的源極和漏極不同層設(shè)置具體包括: 所述薄膜晶體管的源極和所述漏極分別設(shè)置在所述半導(dǎo)體層的兩側(cè)；其中，所述源極設(shè)置在所述半導(dǎo)體層上方，所述漏極設(shè)置在所述半導(dǎo)體層下方，所述像素電極設(shè)置于所述半導(dǎo)體層的下方；或者所述漏極設(shè)置在所述半導(dǎo)體層上方，所述源極設(shè)置在所述半導(dǎo)體層下方，所述像素電極設(shè)置于所述半導(dǎo)體層的上方。
9.如權(quán)利要求7所述的陣列基板，其特征在于，還包括公共電極，所述像素電極與所述公共電極之間設(shè)置有鈍化層。
10.如權(quán)利要求9所述的陣列基板，其特征在于，所述公共電極設(shè)置于所述像素電極的上方；或者所述公共電極設(shè)置于所述像素電極的下方。
11.如權(quán)利要求7-10中任意一項所述的陣列基板，其特征在于，所述半導(dǎo)體層上設(shè)置有刻蝕阻擋層。
12.如權(quán)利要求11所述的陣列基板，其特征在于，在所述刻蝕阻擋層上方對應(yīng)所述漏極的區(qū)域設(shè)置有過孔，所述漏極通過所述過孔與所述半導(dǎo)體層電連接； 或在所述刻蝕阻擋層上方對應(yīng)所述源極的區(qū)域設(shè)置有過孔，所述源極通過所述過孔與所述半導(dǎo)體層電連接。
13.如權(quán)利要求12所述的陣列基板，其特征在于，所述漏極上方設(shè)置有所述像素電極，且所述像素電極與所述漏極以疊層搭接的方式實現(xiàn)電連接。
14.如權(quán)利要求10、12或13中任一項所述的陣列基板，其特征在于，所述像素電極上方設(shè)置有鈍化層；所述鈍化層上方設(shè)置有公共電極，且所述公共電極為梳狀電極結(jié)構(gòu)。
15.如權(quán)利要求14所述的陣列基板，其特征在于，所述數(shù)據(jù)線與所述源極同層設(shè)置。
16.一種顯示裝置，其特征在于，所述顯示裝置包括陣列基板和彩膜基板，其中所述陣列基板為權(quán)利要求7-15中任一項所述的陣列基板。
【文檔編號】H01L27/12GK203932068SQ201420353397
【公開日】2014年11月5日 申請日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】金熙哲, 宋泳錫, 劉圣烈, 崔承鎮(zhèn) 申請人:京東方科技集團股份有限公司