電子器件的制作方法
【專利摘要】根據(jù)本實用新型的一個實施例，提供一種電子器件，包括：橫向間隔開的第一互連襯底和第二互連襯底，在它們之間限定縫隙開口；至少一個第一集成電路，在所述縫隙開口中，并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個；至少一個第一其它集成電路，在所述至少一個第一集成電路之上，并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個；以及包封材料，在所述第一互連襯底和所述第二互連襯底、所述至少一個第一集成電路和所述至少一個第一其它集成電路之上。
【專利說明】電子器件
【技術(shù)領(lǐng)域】
[0001 ] 本公開涉及電子器件領(lǐng)域，更具體地涉及集成電路。
【背景技術(shù)】
[0002]在具有集成電路(IC)的電子器件中，IC通常安裝在電路板上。為了電耦合在電路板和IC之間的連接，通常將IC “封裝”。IC封裝一般提供小的包裝用于物理上保護IC并提供接觸焊盤以用于耦合到電路板。在一些應(yīng)用中，封裝的IC可以經(jīng)由鍵合導線或焊料凸塊而耦合到電路板。
[0003]已經(jīng)變得相當普遍的一種特定類型的IC是微機電系統(tǒng)(MEMS) 1C。使用典型IC制造中使用的相同技術(shù)來制造這些MEMS 1C。一些典型的MEMS IC包括陀螺儀和加速度計。實際上，陀螺儀和加速度計現(xiàn)在包括在大多數(shù)移動蜂窩設(shè)備中并且由其上的許多軟件應(yīng)用所使用。
[0004]參照圖1，現(xiàn)在描述典型的經(jīng)封裝后的MEMS電子器件80。電子器件80包括襯底82、在該襯底上的第一粘附層84、在第一粘附層上的第一 IC81、在第一 IC上的第二粘附層88、在第二粘附層上的第一 MEMS IC85、在第一 MEMS IC上的第三粘附層95、在第三粘附層上的第二MEMS IC86、在第二MEMS IC上的第四粘附層89以及在第四粘附層上的第二 IC91，襯底82包括多個接觸93a-93b。該電子器件還包括耦合在襯底82與第一和第二 IC/MEMSIC81、85、86、91之間的多個鍵合導線92a-92e以及在襯底與第一和第二 IC/MEMS IC之上的包封材料94。
實用新型內(nèi)容
[0005]鑒于上述問題，提出本公開的一些實施例，其旨在至少部分地解決現(xiàn)有技術(shù)中的一些技術(shù)問題。
[0006]根據(jù)本實用新型的一個方面，提供一種電子器件，包括:橫向間隔開的第一互連襯底和第二互連襯底，在它們之間限定縫隙開口 ；至少一個第一集成電路，在所述縫隙開口中，并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個；至少一個第一其它集成電路，在所述至少一個第一集成電路之上，并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個；以及包封材料，在所述第一互連襯底和所述第二互連襯底、所述至少一個第一集成電路和所述至少一個第一其它集成電路之上。
[0007]可選地，所述電子器件進一步包括:第三互連襯底，在所述第一互連襯底之上，并且橫向鄰接所述至少一個第一其它集成電路。
[0008]可選地，所述第三互連襯底與所述至少一個第一其它集成電路對準。
[0009]可選地，所述電子器件進一步包括:多個焊料體，在所述第一互連襯底和所述第三互連襯底之間。
[0010]可選地，所述第三互連襯底包括電介質(zhì)層和導電跡線，所述導電跡線延伸通過所述電介質(zhì)層并且耦合到所述第一互連襯底和所述至少一個第一集成電路。[0011]可選地，所述電子器件進一步包括:至少一個鍵合導線，在所述至少一個第一集成電路與所述第一互連襯底和所述第二互連襯底中的至少一個之間。
[0012]可選地,所述至少一個第一其它集成電路包括至少一個第一微機電系統(tǒng)集成電路；并且進一步包括在所述至少一個第一微機電系統(tǒng)集成電路之上的至少一個第二微機電系統(tǒng)集成電路。
[0013]可選地，所述電子器件進一步包括:至少一個第二集成電路，在所述至少一個第一微機電系統(tǒng)集成電路之上，并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個。
[0014]可選地，所述電子器件進一步包括:粘附層，在所述至少一個第一集成電路與所述至少一個第一其它集成電路之間。
[0015]可選地，所述至少一個第一集成電路在所述縫隙開口的相對側(cè)處限定相應(yīng)的空隙；并且其中所述包封材料填充相應(yīng)的空隙。
[0016]可選地，所述至少一個第一其它集成電路包括陀螺儀和加速度計中的至少一個。
[0017]根據(jù)本實用新型的另一方面，提供一種電子器件，包括:橫向間隔開的第一互連襯底和第二互連襯底，在它們之間限定縫隙開口 ；至少一個第一集成電路，在所述縫隙開口中并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個，所述至少一個第一集成電路在所述縫隙開口的相對側(cè)處限定相應(yīng)的空隙；至少一個第一微機電系統(tǒng)集成電路，在所述至少一個第一集成電路之上并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個；包封材料，在所述第一互連襯底和所述第二互連襯底、所述至少一個第一集成電路和所述至少一個第一微機電系統(tǒng)集成電路之上，并且填充相應(yīng)的空隙；以及至少一個鍵合導線，在所述至少一個第一集成電路與所述第一互連襯底和所述第二互連襯底中的至少一個之間。
[0018]可選地，所述電子器件進一步包括:第三互連襯底，在所述第一互連襯底之上并且橫向鄰接所述至少一個第一微機電系統(tǒng)集成電路。
[0019]可選地，所述第三互連襯底與所述至少一個第一微機電系統(tǒng)集成電路對準。
[0020]可選地，所述電子器件進一步包括:多個焊料體，在所述第一互連襯底和所述第三互連襯底之間。
[0021]可選地，所述第三互連襯底包括電介質(zhì)層和導電跡線，所述導電跡線延伸通過所述電介質(zhì)層并且耦合到所述第一互連襯底和所述至少一個第一集成電路。
[0022]通過使用本公開的一些實施例，可以至少部分地解決現(xiàn)有技術(shù)中的一些技術(shù)問題，并且實現(xiàn)相應(yīng)的技術(shù)效果。
【專利附圖】

【附圖說明】
[0023]圖1是根據(jù)現(xiàn)有技術(shù)的電子器件的截面圖的示意圖。
[0024]圖2是根據(jù)本公開的電子器件的截面圖的示意圖。
[0025]圖3是圖2的電子器件的底部平面圖。
[0026]圖4是根據(jù)本公開的電子器件的另一實施例的截面圖的示意圖。
[0027]圖5A至圖是在用于制作圖2的電子器件的方法中的步驟的截面圖的示意圖?！揪唧w實施方式】
[0028]現(xiàn)在將在下面參照其中示出優(yōu)選實施例的附圖，更充分地描述本實施例。然而本公開可以按照許多不同方式實施并且不應(yīng)被認為限于這里闡述的實施例。而且，提供這些實施例使得本公開對于本領(lǐng)域技術(shù)人員而言將是透徹和完整的，并且將向本領(lǐng)域技術(shù)人員充分傳達本公開的范圍。在整個附圖中，類似的標號指代類似的元素，并且在備選實施例中使用最初的標注來指示類似的元素。
[0029]現(xiàn)在參照圖2至圖3，描述根據(jù)本公開的電子器件10。該電子器件10示意地包括橫向上間隔開的第一和第二互連襯底12-13，在它們之間限定縫隙開口 28。在圖示實施例中，縫隙開口 28的形狀為矩形，但可以采用其它形狀，諸如在其它實施例中為例如梯形或方形。第一互連襯底12示意地包括襯底25和延伸通過該襯底25的導電跡線27。類似地，第二互連襯底13示意地包括襯底33和延伸通過該襯底27的導電跡線34。此外，可能最好如圖3可見，第一和第二互連襯底12-13的導電跡線27、34在電子器件10的底表面上限定多個導電接觸23a-23f。在圖示實施例中，多個導電接觸23a-23f包括焊區(qū)柵格陣列接觸，但可以使用其它接觸類型(例如球狀或針狀柵格陣列接觸)。
[0030]該電子器件10示意地包括第一 ICl I，該第一 ICll在縫隙開口 28中并且電耦合到第一和第二互連襯底12-13。換言之，第一 ICll凹陷在第一和第二互連襯底12-13的上表面下方。第一 ICll示意地在縫隙開口 28的相對側(cè)處限定相應(yīng)的空隙。電子器件10示意地包括第一其它IC(示意地為MEMS 1C，即第一 MEMS IC) 15，該第一其它IC15在第一 ICll之上并且電耦合到第一互連襯底12。電子器件示意地包括在第一 MEMS IC15之上的第二其它IC(示意地為MEMS 1C，即第二 MEMS IC)16。例如，第一和第二 MEMS IC15-16可以均包括陀螺儀和加速度計的至少一個。電子器件示意地包括第二 IC21，該第二 IC21在第一和第二 MEMS IC15-16之上并且電耦合到第二互連襯底13和第二 MEMS IC16。第一和第二MEMS IC15、16可以包括例如:(1)使用微機械技術(shù)制作的待與IC裸片集成的傳感器裸片；以及(2)將微機械傳感器和電子IC集成在一起的單一裸片。
[0031]盡管電子器件10示意地包括第一和第二MEMS IC15、16，但可以使用其它IC類型。此外，本公開可以適用于需要具有高集成度的低側(cè)面(low profile)封裝體并且需要裸片的進一步減薄的諸如MEMS IC之類的其它應(yīng)用/產(chǎn)品。
[0032]電子器件10不意地包括在第一 ICll和第一 MEMS IC15之間的第一粘附層14、在第一 MEMS IC15和第二 MEMS IC16之間的第二粘附層18以及在第二 MEMS IC與第二 IC21之間的第三粘附層19。例如，第一、第二和第三粘附層14、18、19可以均包括裸片附接膜(DAF) ο
[0033]電子器件10示意地包括包封材料24，該包封材料24在第一和第二互連襯底12-13、第一和第二 IC11、21以及第一和第二MEMS IC15-16之上并且填充縫隙開口 28中的相應(yīng)空隙。例如，包封材料24可以包括模制化合物。附加地，電子器件10示意地包括多個鍵合導線22a-22d，該多個鍵合導線在第一和第二 IC/MEMS IC11、21、15-16與第一和第二互連襯底12-13的一個或多個之間。此外，多個鍵合導線22a-22d也在第二 IC21和第二MEMS IC16之間延伸。
[0034]導電鍵合導線22a_22d、跡線27、34和接觸23a_23f可以包括例如銅或鋁。襯底25、33可以包括有機材料，諸如液晶聚合物或硅基材料。在一些實施例中，第一和第二IC11、21可以包括專用IC(ASIC)。
[0035]另一方面涉及用于制作電子器件10的方法。該方法可以包括:將第一和第二互連襯底12-13定位成在橫向上分隔開并在它們之間限定縫隙開口 28，以及將至少一個第一ICll定位在縫隙開口中并且電耦合到第一和第二互連襯底中的至少一個。該方法還可以包括:將至少一個第一 MEMS IC15定位在所述至少一個第一 ICll之上并且電耦合到第一和第二互連襯底12-13中的至少一個，以及在第一和第二互連襯底、至少一個第一 IC和至少一個第一 MEMS IC之上形成包封材料24。
[0036]在一些實施例中，電子器件10可以包括在諸如蜂窩電話之類的移動無線通信設(shè)備中。移動無線通信設(shè)備可以包括殼體、由殼體承載的處理器以及由殼體承載并且耦合到處理器的電子器件10。
[0037]有利地，電子器件10可以提供優(yōu)于圖1的現(xiàn)有技術(shù)的電子器件80的若干益處。具體地，電子器件10提供比現(xiàn)有技術(shù)的電子器件80薄17%的低側(cè)面封裝體。而且，電子器件10可以容易地將更多IC并入其設(shè)計中。該低側(cè)面特征對于蜂窩應(yīng)用特別有用，在蜂窩應(yīng)用中，使用若干MEMS IC并且低側(cè)面設(shè)計是高價值的。而且，電子器件10是柔性的，這減少了在包括電子器件10的設(shè)備的高速組裝期間的損壞。
[0038]現(xiàn)在附加地參照圖4，描述電子器件10’的另一實施例。在電子設(shè)備10’的本實施例中，已經(jīng)在上面結(jié)合圖2至圖3討論過的那些元件給定最初的注釋并且在這里大部分不需要進一步討論。本實施例與前一實施例的不同之處在于，該電子器件10’示意地包括第三互連襯底26’，該第三互連襯底26’在第一互連襯底12’之上并且在橫向上鄰接第一MEMS IC15’。具體地，第三互連襯底26’被圖示為與第一 MEMS IC15’對準。電子器件10’示意地包括在第一互連襯底12’和第三互連襯底26’之間的多個焊料體37a’ -37c’。第三互連襯底26’示意地包括電介質(zhì)層31’和延伸通過該電介質(zhì)層并耦合到第一互連襯底12’和第一 IClT的導電跡線32’。
[0039]在本實施例中，第二 IC21’和第二 MEMS IC16’定位成水平鄰接并且彼此對準。有利地，該電子器件10’比圖2至圖3的實施例更薄，與現(xiàn)有技術(shù)的電子器件80相比，提供25%的厚度減少。
[0040]現(xiàn)在附加地參照圖5A至圖5D，描述用于制作圖2的電子器件10的方法。在圖示實施例中，該方法制造第一和第二電子器件10a、10b(圖OT)，但應(yīng)理解到經(jīng)由晶片級處理技術(shù)，該方法可以擴展用于同時制作大量器件(即比圖示的兩個更多)。該方法示意地包括將IC堆疊定位在載體層41和相關(guān)粘附層42上。IC堆疊依次包括:第一 IClla-llb、第一 MEMS IC15a-15b、第二 MEMS IC16a_16b 和第二 IC21a_21b。該方法包括將襯底 43a_43c定位在IC堆疊之間并且在其外圍側(cè)處。該方法還包括形成多個鍵合導線用于IClla-llb、15a-15b、16a-16b、21a-21b 與襯底 43a_43c 之間的連接。
[0041]該方法包括形成包封材料24以圍繞IC堆疊和襯底43a_43c。該方法包括移除載體層41和粘附層42。載體層41的釋放可以通過例如溶解粘附層42來完成。
[0042]該方法還包括例如使用刀片或化學刻蝕的單片化步驟。單片化步驟分離第一和第二電子器件10a-10b。具體地，將襯底43a-43c分離以限定第一和第二互連襯底12a_12b、13a_13b。
[0043]受益于前面的描述和相關(guān)附圖中呈現(xiàn)的教示的本領(lǐng)域技術(shù)人員將容易想到本公開的許多修改和其它實施例。因此可以理解到，本公開并不限于公開的特定實施例，而旨在于將該修改和實施例包含在所附權(quán)利要求的范圍內(nèi)。
【權(quán)利要求】
1.一種電子器件，其特征在于，包括: 橫向間隔開的第一互連襯底和第二互連襯底，在它們之間限定縫隙開口 ； 至少一個第一集成電路，在所述縫隙開口中，并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個； 至少一個第一其它集成電路，在所述至少一個第一集成電路之上，并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個；以及 包封材料，在所述第一互連襯底和所述第二互連襯底、所述至少一個第一集成電路和所述至少一個第一其它集成電路之上。
2.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述電子器件進一步包括:第三互連襯底，在所述第一互連襯底之上，并且橫向鄰接所述至少一個第一其它集成電路。
3.根據(jù)權(quán)利要求2所述的電子器件，其特征在于，所述第三互連襯底與所述至少一個第一其它集成電路對準。
4.根據(jù)權(quán)利要求2所述的電子器件，其特征在于，所述電子器件進一步包括:多個焊料體，在所述第一互連襯底和所述第三互連襯底之間。
5.根據(jù)權(quán)利要求2所述的電子器件，其特征在于，所述第三互連襯底包括電介質(zhì)層和導電跡線，所述導電跡線延伸通過所述電介質(zhì)層并且耦合到所述第一互連襯底和所述至少一個第一集成電路。
6.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述電子器件進一步包括:至少一個鍵合導線，在所述至少一個第一集成電路與所述第一互連襯底和所述第二互連襯底中的至少一個之間。
7.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述至少一個第一其它集成電路包括至少一個第一微機電系統(tǒng)集成電路；并且進一步包括在所述至少一個第一微機電系統(tǒng)集成電路之上的至少一個第二微機電系統(tǒng)集成電路。
8.根據(jù)權(quán)利要求7所述的電子器件，其特征在于，所述電子器件進一步包括:至少一個第二集成電路，在所述至少一個第一微機電系統(tǒng)集成電路之上，并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個。
9.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述電子器件進一步包括:粘附層，在所述至少一個第一集成電路與所述至少一個第一其它集成電路之間。
10.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述至少一個第一集成電路在所述縫隙開口的相對側(cè)處限定相應(yīng)的空隙；并且其中所述包封材料填充相應(yīng)的空隙。
11.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述至少一個第一其它集成電路包括陀螺儀和加速度計中的至少一個。
12.一種電子器件，其特征在于，包括: 橫向間隔開的第一互連襯底和第二互連襯底，在它們之間限定縫隙開口 ； 至少一個第一集成電路，在所述縫隙開口中并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個，所述至少一個第一集成電路在所述縫隙開口的相對側(cè)處限定相應(yīng)的空隙； 至少一個第一微機電系統(tǒng)集成電路，在所述至少一個第一集成電路之上并且電耦合到所述第一互連襯底和所述第二互連襯底中的至少一個；包封材料，在所述第一互連襯底和所述第二互連襯底、所述至少一個第一集成電路和所述至少一個第一微機電系統(tǒng)集成電路之上，并且填充相應(yīng)的空隙；以及 至少一個鍵合導線，在所述至少一個第一集成電路與所述第一互連襯底和所述第二互連襯底中的至少一個之間。
13.根據(jù)權(quán)利要求12所述的電子器件，其特征在于，所述電子器件進一步包括:第三互連襯底，在所述第一互連襯底之上并且橫向鄰接所述至少一個第一微機電系統(tǒng)集成電路。
14.根據(jù)權(quán)利要求13所述的電子器件，其特征在于，所述第三互連襯底與所述至少一個第一微機電系統(tǒng)集成電路對準。
15.根據(jù)權(quán)利要求13所述的電子器件，其特征在于，所述電子器件進一步包括:多個焊料體，在所述第一互連襯底和所述第三互連襯底之間。
16.根據(jù)權(quán)利要求13所述的電 子器件，其特征在于，所述第三互連襯底包括電介質(zhì)層和導電跡線，所述導電跡線延伸通過所述電介質(zhì)層并且耦合到所述第一互連襯底和所述至少一個第一集成電路。
【文檔編號】H01L23/538GK203774310SQ201420013179
【公開日】2014年8月13日 申請日期:2014年1月2日 優(yōu)先權(quán)日:2014年1月2日
【發(fā)明者】欒竟恩 申請人:意法半導體研發(fā)(深圳)有限公司