嵌入式碳化硅的制備方法
【專利摘要】本發(fā)明公開了一種嵌入式碳化硅的制備方法，包括：對形成有半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽；清洗凹槽表面；原位腐蝕凹槽表面；原子層沉積法在凹槽表面沉積籽晶層；原子層沉積法在籽晶層表面沉積碳化硅薄膜；選擇性外延沉積碳化硅，以形成嵌入式碳化硅。通過原子層沉積得到低缺陷和粗糙度良好的硅襯底表面，原子層沉積法在籽晶層表面沉積碳化硅薄膜；得到晶格缺陷良好的SiC薄膜，有助于形成低位錯(cuò)缺陷的嵌入式SiC，可以在確保碳化硅薄膜低缺陷的前提下，提高NMOSFET器件的性能。
【專利說明】嵌入式碳化娃的制備方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體涉及一種嵌入式碳化硅的制備方法。

【背景技術(shù)】
[0002] 在45納米及45納米以下半導(dǎo)體制造流程中，嵌入式碳化娃（EmbeddedSiC)技 術(shù)通過在溝道中產(chǎn)生單軸壓應(yīng)力來提高NM0SFET的電子遷移率，從而提高它的電流驅(qū)動能 力。其具體原理是：通過在Si襯底上刻蝕凹槽，選擇性地外延生長SiC層，由于SiC晶格常 數(shù)與Si不匹配，在垂直溝道方向Si晶格受到壓縮產(chǎn)生壓應(yīng)力，而沿溝道方向Si晶格受到 拉伸產(chǎn)生張應(yīng)力。
[0003]目前，SiC內(nèi)的C含量對嵌入式碳化硅技術(shù)具有較大的影響。這是因?yàn)镾iC薄膜 中的應(yīng)變（應(yīng)力）會隨著層厚的增加而增加，當(dāng)層厚超過某一臨界值OO時(shí)，SiC將不能形 成很好的單晶結(jié)構(gòu)，在生長過程中就會發(fā)生弛豫，薄膜中積累的應(yīng)變會引起晶面滑移，使界 面原子排列錯(cuò)開，應(yīng)變急劇釋放，以失配位錯(cuò)或者表面起伏的形式釋放出來，在薄膜中產(chǎn)生 大量缺陷。該臨界值OO與薄膜生長條件相關(guān)，而薄膜中c濃度是對薄膜生長條件影響最 大的因素之一。C組分越大，SiC薄膜厚度的臨界值越小。但由于C在Si中的固濃度的限 制，目前的業(yè)界SiC選擇性外延的C的含量為1 %?2%。因此，如何改善嵌入式碳化硅技 術(shù)中碳化硅薄膜的缺陷，是本領(lǐng)域技術(shù)人員亟待解決的一個(gè)技術(shù)問題。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種嵌入式氮化硅的制備方法，以解決碳化硅薄膜缺陷較大的問題。
[0005] 為解決上述技術(shù)問題，本發(fā)明提供一種嵌入式碳化硅的制備方法，包括：對形成有 半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽；清洗凹槽表面；原位腐蝕凹槽表面；原子層沉積法 在凹槽表面沉積籽晶層；原子層沉積法在籽晶層表面沉積碳化硅薄膜；選擇性外延沉積碳 化硅，以形成嵌入式碳化硅。通過原子層沉積得到低缺陷和粗糙度良好的硅襯底表面，原子 層沉積法在籽晶層表面沉積碳化硅薄膜；得到晶格缺陷良好的SiC薄膜，有助于后續(xù)形成 低位錯(cuò)缺陷的嵌入式SiC，可以在確保碳化硅薄膜低缺陷的前提下，提高NM0SFET的電子遷 移率，從而提1?它的電流驅(qū)動能力。
[0006] 作為優(yōu)選，采用SiCoNi預(yù)清洗凹槽表面，其在沒有電漿和粒子轟擊的環(huán)境中去除 氧化膜，降低了對娃襯底的破壞。
[0007] 作為優(yōu)選，使用HCl、Cl2或HCl與Cl2的混合氣體原位腐蝕凹槽表面，改善凹槽表 面的粗糙度，進(jìn)而降低碳化硅的缺陷。
[0008] 作為優(yōu)選，所述原子層沉積法在凹槽表面沉積籽晶層步驟包括：凹槽表面吸附形 成SiH4或Si2H6層；使用H2吹掃襯底表面，使SiH4或Si2H6分解成膜；使用HCl選擇性刻蝕 去除非襯底區(qū)的非晶硅；重復(fù)上述步驟直至形成預(yù)定厚度的籽晶層。
[0009] 作為優(yōu)選，原子層沉積法在籽晶層表面沉積碳化硅薄膜步驟包括：籽晶層表面吸 附CH3SiH3和SiH4/Si2H6 ;使用H2吹掃籽晶層表面，使CH3SiH3和SiH4/Si2H6分解成膜；使用 HCl選擇性刻蝕去除非晶體的碳化硅；重復(fù)上述步驟直至形成預(yù)定厚度的碳化硅薄膜。作 為優(yōu)選，所述原子層沉積的溫度范圍為500?660度。
[0010] 作為優(yōu)選，所述籽晶層的厚度為20人?200A,所述碳化硅薄膜的厚度為 20A?300A。
[0011] 作為優(yōu)選，所述碳化硅沉積時(shí)溫度為525?575攝氏度。
[0012] 作為優(yōu)選，對形成有半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽步驟包括：在襯底的 PM0SFET上形成光阻；對NM0SFET進(jìn)行干法刻蝕形成凹槽；使用酸槽將光阻去除。
[0013] 作為優(yōu)選，去除光阻后，外延前清洗凹槽表面
[0014] 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：本發(fā)明通過在碳化硅沉積前使用原子層 沉積（ALD)方式在凹槽表面生長一層籽晶層（SeedLayer)，得到低缺陷和粗糙度良好的 硅襯底表面，使用原子層沉積法在籽晶層表面沉積碳化硅薄膜；可以得到晶格缺陷良好的 SiC薄膜，從而能夠在后續(xù)形成低位錯(cuò)缺陷的嵌入式SiC，進(jìn)而可以在確保碳化硅薄膜低缺 陷的前提下，提高NM0SFET的電子遷移率，從而提高它的電流驅(qū)動能力。

【專利附圖】

【附圖說明】
[0015] 圖1為本發(fā)明一【具體實(shí)施方式】中干法刻蝕后凹槽結(jié)構(gòu)示意圖；
[0016] 圖2為本發(fā)明一【具體實(shí)施方式】中光阻去除后凹槽結(jié)構(gòu)示意圖；
[0017] 圖3為本發(fā)明一【具體實(shí)施方式】中籽晶層沉積后凹槽結(jié)構(gòu)示意圖；
[0018] 圖4為本發(fā)明一【具體實(shí)施方式】中碳化硅薄膜沉積后凹槽結(jié)構(gòu)示意圖；
[0019] 圖5為本發(fā)明一【具體實(shí)施方式】中碳化硅沉積后凹槽結(jié)構(gòu)示意圖；
[0020] 圖6為本發(fā)明一【具體實(shí)施方式】中籽晶層的沉積原理圖；
[0021] 圖7為本發(fā)明一【具體實(shí)施方式】中碳化硅薄膜的沉積原理圖。

【具體實(shí)施方式】
[0022] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的【具體實(shí)施方式】做詳細(xì)的說明。需說明的是，本發(fā)明附圖均采用簡化的形式且均使用非精 準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0023] 請參照圖1至圖7,所述嵌入式碳化硅的制備方法，包括：
[0024] 首先，對形成有半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽2。具體地，如圖1所示，在 PM0SFET10上形成光阻1;對另一側(cè)的NM0SFET20進(jìn)行干法刻蝕形成凹槽2;使用酸槽將 光阻1去除，形成如圖2所示的器件。
[0025] 接著，外延前清洗凹槽2表面，去除酸槽清洗的殘留物；
[0026] 接著，采用SiCoNi清洗凹槽2表面，使用SiCoNi清洗可以在沒有電漿和粒子轟擊 的環(huán)境中去除氧化膜，降低了對硅襯底的破壞。
[0027] 接著，使用HCl、Cl2或HCl與Cl2的混合氣體原位腐蝕凹槽2表面，改善凹槽2表 面的粗糙度。
[0028] 接著，如圖3所示，使用原子層沉積法在凹槽2表面沉積籽晶層3,所述原子層沉積 的溫度范圍為500?660度。如圖6所示，其步驟包括 ：
[0029] 凹槽2表面吸附形成SiH4或Si2H6301 ;
[0030] 使用H2吹掃凹槽2內(nèi)的硅襯底表面，使SiH4或Si2H6分解成膜，即在硅襯底表面形 成硅原子膜；
[0031] 使用HCl選擇性刻蝕去除非襯底區(qū)的非晶娃，保留單晶硅；
[0032] 重復(fù)上述步驟直至形成厚度為20A?200A的籽晶層。
[0033] 接著，如圖4所示，原子層沉積法在籽晶層3表面沉積碳化硅薄膜4。請參照圖7， 其步驟包括：籽晶層3表面吸附CH3SiH3302和SiH4/Si2H6301;使用H2吹掃籽晶層表面，使 CH3SiH3302和SiH4/Si2H6301分解成膜；使用HCl選擇性刻蝕去除非晶體的碳化硅；重復(fù)上 述步驟直至形成預(yù)定厚度的碳化硅薄膜4。
[0034] 最后，如圖5所示，進(jìn)行碳化硅沉積，以形成嵌入式碳化硅5,沉積溫度為525? 575攝氏度。
[0035] 本發(fā)明通過原子層沉積得到低缺陷和粗糙度良好的硅襯底表面和晶格缺陷良好 的碳化硅薄膜4,有助于形成低位錯(cuò)缺陷的嵌入式碳化硅5,可以在確保碳化硅薄膜低缺陷 的前提下，提高NM0SFET20的電子遷移率，從而提高它的電流驅(qū)動能力。
[0036] 請繼續(xù)參照圖1至圖7所示，下面以在28LP的嵌入式碳化硅制備工藝為例，本發(fā) 明的具體實(shí)施方案如下：
[0037] 首先，導(dǎo)體器件的硅襯底在干法刻蝕后，在NM0SFET20上形成凹槽2;
[0038] 接著，使用酸槽將用作掩模的光阻1去除；
[0039] 接著，使用外延前清洗處理凹槽2表面，去除凹槽2表面殘留；
[0040] 接著，使用SiCoNi預(yù)清洗凹槽2表面；
[0041]接著，使用HCl、Cl2或HCl與Cl2的混合氣原位（in-situ)腐蝕凹槽表面；
[0042]接著，SiH4或Si2H6在5slmH2氣氛、590°C溫度下，使用原子層沉積（ALD)，并使用 HCl氣體選擇性刻蝕，生長一層厚度為I(K)A的籽晶層（SeedLayer);
[0043]接著，SiH4/Si2H6301與CH3SiH3在H2氣氛下，使用原子層沉積（ALD)，并使用HCl氣 體選擇性刻蝕，生長一層厚度為100A的碳化硅薄膜4;
[0044] 最后，SiC沉積，形成低位錯(cuò)缺陷的嵌入式碳化娃5。
[0045] 綜上所述，本發(fā)明的嵌入式碳化硅的制備方法，包括：對形成有半導(dǎo)體器件的襯底 進(jìn)行刻蝕，形成凹槽2;清洗凹槽2表面；原位腐蝕凹槽2表面；原子層沉積法在凹槽2表面 沉積籽晶層3;原子層沉積法在籽晶層表面沉積碳化硅薄膜4;選擇性外延沉積碳化硅，以 形成嵌入式碳化硅5。本發(fā)明通過在碳化硅沉積前使用原子層沉積（ALD)方式在凹槽2表 面生長一層籽晶層3(SeedLayer)，得到低缺陷和粗糙度良好的硅襯底表面，原子層沉積法 在籽晶層3表面沉積碳化硅薄膜4 ;得到晶格缺陷良好的SiC薄膜，從而形成低位錯(cuò)缺陷的 嵌入式碳化硅5,進(jìn)而可以在確保碳化硅薄膜低缺陷的前提下，提高NM0SFET20的電子遷 移率，從而提1?它的電流驅(qū)動能力。
[0046]顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神 和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之 內(nèi)，則本發(fā)明也意圖包括這些改動和變型在內(nèi)。
【權(quán)利要求】
1. 一種嵌入式碳化娃的制備方法，其特征在于，包括： 對形成有半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽； 清洗凹槽表面； 原位腐蝕凹槽表面； 原子層沉積法在凹槽表面沉積籽晶層； 原子層沉積法在籽晶層表面沉積碳化硅薄膜； 選擇性外延沉積碳化娃，以形成嵌入式碳化娃。
2. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，采用SiCoNi預(yù)清洗凹 槽表面。
3. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，使用HCl、C12或HCl與 Cl2的混合氣體原位腐蝕凹槽表面。
4. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述原子層沉積法在 凹槽表面沉積籽晶層步驟包括： 凹槽表面吸附形成SiH4或Si2H6層； 使用H2吹掃襯底表面，使SiH4或Si2H6分解成膜； 使用HCl選擇性刻蝕去除非襯底區(qū)的非晶硅； 重復(fù)上述步驟直至形成預(yù)定厚度的籽晶層。
5. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，原子層沉積法在籽晶 層表面沉積碳化硅薄膜步驟包括： 籽晶層表面吸附CH3SiH3和SiH4/Si2H 6 ; 使用H2吹掃籽晶層表面，使CH3SiH3和SiH4/Si 2H6分解成膜； 使用HCl選擇性刻蝕去除非晶體的碳化硅； 重復(fù)上述步驟直至形成預(yù)定厚度的碳化硅薄膜。
6. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述碳化硅薄膜的厚 度為20A?300A。
7. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述籽晶層的厚度為 20 A ?200A。
8. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述碳化硅沉積時(shí)溫 度為525?575攝氏度。
9. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，對形成有半導(dǎo)體器件 的襯底進(jìn)行刻蝕，形成凹槽步驟包括： 在襯底的PM0SFET上形成光阻； 對NM0SFET進(jìn)行干法刻蝕形成凹槽； 使用酸槽將光阻去除。
10. 如權(quán)利要求9所述的嵌入式碳化硅的制備方法，其特征在于，去除光阻后，外延前 清洗凹槽表面。
【文檔編號】H01L21/336GK104392929SQ201410697251
【公開日】2015年3月4日 申請日期:2014年11月26日 優(yōu)先權(quán)日:2014年11月26日
【發(fā)明者】肖天金 申請人:上海華力微電子有限公司