一種功率器件與控制器件的集成工藝的制作方法
【專利摘要】本發(fā)明涉及集成電路制造【技術(shù)領(lǐng)域】，尤其涉及一種功率器件與控制器件的集成工藝，通過本發(fā)明的工藝，既能使功率芯片和控制芯片相互獨(dú)立的設(shè)計(jì)和制作，保證其性能、成本的優(yōu)勢，同時(shí)不采用連線和常規(guī)封裝就完成控制電路和芯片器件的互連。并通過共享減薄和背面金屬工藝，進(jìn)一步了降低制造成本，同時(shí)提高了功率器件的性能，且在作為鍵合層的介質(zhì)膜中制備有散熱結(jié)構(gòu)，進(jìn)一步提高了器件的穩(wěn)定性。
【專利說明】
一種功率器件與控制器件的集成工藝

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種功率器件與控制器件的集成工藝。

【背景技術(shù)】
[0002]場效應(yīng)晶體管(FET)被廣泛應(yīng)用于各種電子電路中。它屬于電壓控制型半導(dǎo)體器件。具有輸入電阻高(107?1015 Ω)、噪聲小、功耗低、動態(tài)范圍大、易于集成、沒有二次擊穿現(xiàn)象、安全工作區(qū)域?qū)挼葍?yōu)點(diǎn)，現(xiàn)已成為雙極型晶體管和功率晶體管的強(qiáng)大競爭者。而場效應(yīng)管的控制電路的制備工藝卻與場效應(yīng)管截然不同，然而，場效應(yīng)管的工作有賴于控制電路的連接。故而，同時(shí)獲得場效應(yīng)管與其控制電路成為本領(lǐng)域的一項(xiàng)技術(shù)難點(diǎn)。
[0003]目前，主要的解決方案有三類:分立器件解決方案、多芯片模塊解決方案和單芯片解決方案。
[0004]分立器件解決方案是通過分別設(shè)計(jì)和制作垂直型MOSFET功率器件和控制電路芯片，之后進(jìn)行封裝并利用金屬引線與器件pad相連，以形成每個(gè)芯片的輸入、輸出引腳，并焊接在PCB板上。但由于每個(gè)器件、芯片均需要封裝，方案占用空間大，且由于采用引線，帶來了較大的寄生電感，增加了功耗，并降低了器件的抗電磁干擾能力以及帶來了較大的電壓過沖等，從而影響了器件的可靠性，且由于分立器件之間采用了較長的引線，增加了寄生電容、功耗和電流過沖。
[0005]多芯片模塊解決方案(MCM)是通過根據(jù)特殊應(yīng)用需求分別設(shè)計(jì)和制作垂直型功率器件和控制電路芯片，之后采取特殊的封裝方案將沒有封裝的不同芯片封裝在一起。但該方案需要將器件的源區(qū)置于硅片的背面，與常規(guī)垂直型功率器件中器件的源區(qū)置于硅片的正面不一致，因此現(xiàn)有垂直型功率器件不能適用于該方案。且多個(gè)芯片在平面上攤開相接，占用的面積較大。
[0006]單芯片方案是通過進(jìn)行特殊芯片設(shè)計(jì)和制作，將功率器件和控制電路集成在同一芯片中，整個(gè)工藝是兩種器件的工藝的總和，器件經(jīng)過了不需要的工藝，成本高。且功率器件和控制器件的性能的兼容性不強(qiáng)，影響了雙方器件性能的最佳化。
[0007]因此，如何找到一種功率MOSFET器件與控制器件的集成工藝，以有效規(guī)避上述問題成為本領(lǐng)域技術(shù)人員致力研究的方向。


【發(fā)明內(nèi)容】

[0008]針對上述存在的問題，本發(fā)明公開一種功率器件與控制器件的集成工藝。
[0009]一種功率器件與控制器件的集成工藝，其中，包括如下步驟:
[0010]提供設(shè)置有功率器件的功率芯片和設(shè)置有控制電路的控制芯片；
[0011]于所述功率芯片的正面上和所述控制芯片的正面上均制備介質(zhì)膜，并在所述介質(zhì)膜中制備散熱結(jié)構(gòu)；
[0012]采用正面鍵合工藝將所述功率芯片垂直鍵合至所述控制芯片上形成一鍵合芯片后，對所述功率芯片的背面進(jìn)行減薄工藝；
[0013]刻蝕所述鍵合芯片形成若干硅通孔，并于所述若干硅通孔中填充金屬，以形成將所述功率器件與所述控制電路電連接的互連線，以及將所述功率器件、所述控制電路分別與所述鍵合芯片外部結(jié)構(gòu)電連接的金屬引線。
[0014]上述的功率器件與控制器件的集成工藝，其中，于所述功率芯片的正面上和所述控制芯片的正面上均制備介質(zhì)膜，并在所述介質(zhì)膜中制備散熱結(jié)構(gòu)的步驟包括:
[0015]于所述功率芯片的正面上形成第一介質(zhì)膜后，對所述第一介質(zhì)膜進(jìn)行圖形化工藝形成若干第一凹槽，并于所述若干第一凹槽中沉積導(dǎo)熱材料形成第一散熱結(jié)構(gòu)；
[0016]于所述控制芯片的正面上形成第二介質(zhì)膜后，對所述第二介質(zhì)膜進(jìn)行圖形化工藝形成若干第二凹槽，并于所述若干第二凹槽中沉積導(dǎo)熱材料形成第二散熱結(jié)構(gòu)。
[0017]上述的功率器件與控制器件的集成工藝，其中，所述導(dǎo)熱材料為銀、銅或鋁。
[0018]上述的功率器件與控制器件的集成工藝，其中，所述功率器件包括源區(qū)電極和柵極電極，所述控制電路包括第一控制電極和第二控制電極；
[0019]所述工藝還包括:
[0020]于所述鍵合芯片上采用刻蝕工藝形成第一硅通孔、第二硅通孔和第三硅通孔，且所述第一硅通孔將所述柵極電極的部分表面和第一控制電極的部分表面均予以暴露，所述第二硅通孔將所述源區(qū)電極的部分表面予以暴露，所述第三硅通孔將所述第二控制電極的部分表面予以暴露；
[0021]于所述第一硅通孔、第二硅通孔以及第三硅通孔中均填充金屬后形成所述互連線和所述金屬引線，所述金屬引線包括第一金屬引線和第二金屬引線；
[0022]其中，通過所述互連線將所述柵極電極和所述第一控制電極電連接，通過所述第一金屬弓I線將所述源區(qū)電極與所述鍵合芯片外部結(jié)構(gòu)電連接，通過所述第二金屬弓I線將所述第二控制電極與所述鍵合芯片外部結(jié)構(gòu)電連接。
[0023]上述的功率器件與控制器件的集成工藝，其中，所述工藝還包括:
[0024]于所述互連線、第一金屬引線、第二金屬引線的上表面分別形成金屬電極。
[0025]上述的功率器件與控制器件的集成工藝，其中，所述工藝還包括
[0026]形成所述互連線、第一金屬引線、第二金屬引線后，沉積金屬層以將所述功率芯片的背面予以覆蓋；
[0027]繼續(xù)沉積電極金屬膜以將所述金屬層的上表面予以覆蓋；
[0028]部分刻蝕位于所述互連線和所述金屬引線上方的所述電極金屬膜和金屬層，以在所述互連線上方形成第一金屬電極、在所述第二金屬引線上方形成第二金屬電極、在所述第三金屬引線上方形成第三金屬電極。
[0029]上述的功率器件與控制器件的集成工藝，其中，所述功率器件為垂直型功率MOSFET 器件。
[0030]上述的功率器件與控制器件的集成工藝，其中，所述功率芯片包括:
[0031]襯底；
[0032]位于所述襯底上表面的外延層；
[0033]位于所述外延層上表面的P阱襯底；
[0034]設(shè)置于所述P阱襯底內(nèi)且延伸至所述外延層中的柵極溝槽；
[0035]位于所述柵極溝槽中的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括溝槽柵氧化膜和覆蓋所述溝槽柵氧化膜底部及其側(cè)壁的溝槽多晶硅柵。
[0036]設(shè)置于所述柵極結(jié)構(gòu)上方且與所述溝槽多晶硅柵電連接的柵極電極；以及
[0037]設(shè)置于所述柵極結(jié)構(gòu)上方且通過介質(zhì)層與所述柵極結(jié)構(gòu)隔離的源區(qū)電極。
[0038]上述的功率器件與控制器件的集成工藝，其中，所述工藝還包括:
[0039]對所述功率芯片的背面進(jìn)行減薄工藝后，于所述功率芯片的背面沉積一層第三介質(zhì)膜，對所述第三介質(zhì)膜進(jìn)行圖形化工藝，以將所述功率芯片的部分表面予以暴露；
[0040]以所述第三介質(zhì)膜為掩膜刻蝕所述功率芯片，以形成所述若干硅通孔。
[0041]上述的功率器件與控制器件的集成工藝，其中，所述工藝還包括:
[0042]以所述第三介質(zhì)膜為掩膜刻蝕所述功率芯片至所述介質(zhì)層表面停止形成若干溝槽；
[0043]于所述若干溝槽的側(cè)壁表面均形成介質(zhì)隔離層；
[0044]繼續(xù)刻蝕所述若干溝槽形成所述若干硅通孔。
[0045]上述的功率器件與控制器件的集成工藝，其中，所述工藝應(yīng)用于將若干功率芯片和一個(gè)控制芯片實(shí)現(xiàn)互連或?qū)⒁粋€(gè)功率芯片和若干控制芯片實(shí)現(xiàn)互連。
[0046]上述發(fā)明具有如下優(yōu)點(diǎn)或者有益效果:
[0047]本發(fā)明公開的功率器件與控制器件的集成工藝，既能使功率芯片和控制芯片相互獨(dú)立的設(shè)計(jì)和制作，保證其性能、成本的優(yōu)勢，同時(shí)不采用連線，不采用常規(guī)封裝就完成控制電路和芯片器件的互連。并通過共享減薄和背面金屬工藝，進(jìn)一步了降低制造成本，同時(shí)提高了功率器件的性能，且在作為鍵合層的介質(zhì)膜中制備有散熱結(jié)構(gòu)，進(jìn)一步提高了器件的穩(wěn)定性。
[0048]具體

【專利附圖】

【附圖說明】
[0049]通過閱讀參照以下附圖對非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特征、夕卜形和優(yōu)點(diǎn)將會變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未可以按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。
[0050]圖1-10是本發(fā)明實(shí)施例中功率器件與控制器件的集成工藝的流程結(jié)構(gòu)示意圖；
[0051]圖11是本發(fā)明實(shí)施例中功率器件與控制器件的集成工藝的流程圖。

【具體實(shí)施方式】
[0052]下面結(jié)合附圖和具體的實(shí)施例對本發(fā)明作進(jìn)一步的說明，但是不作為本發(fā)明的限定。
[0053]如圖11所示，本發(fā)明提供了一種功率器件與控制器件的集成工藝，包括如下步驟:
[0054]提供設(shè)置有功率器件的功率芯片和設(shè)置有控制電路的控制芯片；
[0055]于功率芯片的正面上和控制芯片的正面上均制備介質(zhì)膜，并在介質(zhì)膜中制備散熱結(jié)構(gòu)；
[0056]采用正面鍵合工藝將功率芯片垂直鍵合至控制芯片上形成一鍵合芯片后，對功率芯片的背面進(jìn)行減薄工藝；
[0057]刻蝕鍵合芯片形成若干硅通孔，并于若干硅通孔中填充金屬，以形成將功率器件與控制電路電連接的互連線，以及將功率器件、控制電路分別與鍵合芯片外部結(jié)構(gòu)電連接的金屬引線。
[0058]具體的，如圖1-10所示，本實(shí)施例涉及一種功率器件與控制器件的集成工藝，該工藝可應(yīng)用于將若干功率芯片和一個(gè)控制芯片實(shí)現(xiàn)互連或?qū)⒁粋€(gè)功率芯片和若干控制芯片實(shí)現(xiàn)互連。具體的，該工藝包括如下步驟:
[0059]步驟SI，提供設(shè)置有功率器件的功率芯片和設(shè)置有控制電路的控制芯片，該功率器件包括源區(qū)電極201和柵極電極202，控制電路包括第一控制電極51和第二控制電極52 ;在本發(fā)明的實(shí)施例中，該功率器件為垂直型功率MOSFET器件，且該功率芯片和控制芯片設(shè)計(jì)和制作是相互獨(dú)立的，從而能夠保證功率器件和控制電路各自的性能以及成本優(yōu)勢。
[0060]進(jìn)一步的，該功率芯片的結(jié)構(gòu)如圖1a所示，具體包括襯底12、覆蓋襯底12上表面的外延層13、覆蓋外延層13上表面的P阱區(qū)域16、設(shè)置于P阱區(qū)域16內(nèi)且延伸至外延層13中的柵極溝槽、設(shè)置于該柵極溝槽中的柵極結(jié)構(gòu)(該柵極結(jié)構(gòu)包括覆蓋溝槽底部及其側(cè)壁的溝槽柵氧化膜141和覆蓋溝槽柵氧化膜141底部及其側(cè)壁的溝槽多晶硅柵151)、設(shè)置于相鄰柵極結(jié)構(gòu)之間的P阱區(qū)域16中的N源區(qū)17、位于N源區(qū)17之間的P阱接觸區(qū)18、設(shè)置于溝槽多晶硅柵151上方且與該溝槽多晶硅柵151通過多晶硅連線152實(shí)現(xiàn)電連接的柵極電極202、設(shè)置于多晶硅連線152和P阱區(qū)域16之間將多晶硅連線152和P阱區(qū)域16予以隔離的氧化膜142以及設(shè)置于溝槽多晶硅柵151上方且通過介質(zhì)層19與溝槽多晶硅柵151隔離的源區(qū)電極201，且柵極電極202和源區(qū)電極201之間亦通過介質(zhì)層19隔離。
[0061]優(yōu)選的，功率器件的厚度比器件承受電壓的外延層的厚度至少厚0.2 μ m(例如0.2 μ m、0.3 μ m、0.5μηι或 Ιμπι等)。
[0062]控制芯片的結(jié)構(gòu)如圖1b所示，具體包括硅襯底2、位于硅襯底2之上的控制電路介質(zhì)膜6，設(shè)置于控制電路介質(zhì)膜6中的有源和無源器件3、設(shè)置于控制電路介質(zhì)膜6中的控制電路金屬層4以及設(shè)置于控制電路介質(zhì)膜6中且位于控制電路金屬層4之上的若干控制電極和金屬連線，其中若干控制電極包括第一控制電極51和第二控制電極52以及其他控制電極5。
[0063]步驟S2，于功率芯片的正面上和控制芯片的正面上均制備介質(zhì)膜，并在介質(zhì)膜中制備散熱結(jié)構(gòu)，具體包括如下步驟:
[0064]步驟一，于功率芯片的正面上沉積第一介質(zhì)膜311，形成如圖2a(l)所示的結(jié)構(gòu)后，對第一介質(zhì)膜311進(jìn)行圖形化工藝形成若干第一凹槽，如圖2a(2)所示的結(jié)構(gòu)，繼續(xù)于若干第一凹槽中均沉積導(dǎo)熱材料并進(jìn)行平坦化工藝去除多余的導(dǎo)熱材料后，形成第一散熱結(jié)構(gòu)411，如圖2a(3)所示的結(jié)構(gòu)。
[0065]步驟二，于控制芯片的正面上形成第二介質(zhì)膜312后，形成如圖2b (I)所示的結(jié)構(gòu)后，對第二介質(zhì)膜312進(jìn)行圖形化工藝形成若干第二凹槽，如圖2b(2)所示的結(jié)構(gòu)，繼續(xù)于若干第二凹槽中均沉積導(dǎo)熱材料并進(jìn)行平坦化工藝去除多余的導(dǎo)熱材料后，形成第二散熱結(jié)構(gòu)412，如圖2b (3)所示的結(jié)構(gòu)。
[0066]優(yōu)選的，步驟I和步驟2中的導(dǎo)熱材料為銀、銅或鋁等導(dǎo)熱能力較強(qiáng)的材料。
[0067]在本發(fā)明的實(shí)施例中，第一散熱結(jié)構(gòu)411和第二散熱結(jié)構(gòu)412的位置可以對應(yīng)設(shè)置，以便在后續(xù)鍵合時(shí)第一散熱結(jié)構(gòu)411和第二散熱結(jié)構(gòu)412相互對準(zhǔn)形成散熱結(jié)構(gòu)，且上述步驟一和步驟二的順序可以根據(jù)工藝需求調(diào)換，這并不影響本發(fā)明的目的。
[0068]此外，在本實(shí)施例中，第一介質(zhì)膜311和第二介質(zhì)膜312的材質(zhì)相同，在本發(fā)明其他的實(shí)施例中，第一介質(zhì)膜311和第二介質(zhì)膜312也可以采用不同的材質(zhì)，只要能實(shí)現(xiàn)本發(fā)明的目的即可。
[0069]步驟S3，采用正面鍵合工藝將功率芯片垂直鍵合至控制芯片上形成一鍵合芯片，即將功率芯片和控制芯片面對面鍵合(bonding)在一起；具體的，然后采用正面鍵合工藝將功率芯片與控制芯片通過該第一介質(zhì)膜311和第二介質(zhì)膜312面對面垂直鍵合在一起形成鍵合芯片，在本發(fā)明的實(shí)施例中，鍵合后，位于第一介質(zhì)膜311中的第一散熱結(jié)構(gòu)411和位于第二介質(zhì)膜312中的第二散熱結(jié)構(gòu)412對準(zhǔn)形成散熱結(jié)構(gòu)41，以達(dá)到較好的散熱效果，進(jìn)而提高了器件的穩(wěn)定性；同時(shí)由于本實(shí)施例中第一介質(zhì)膜311和第二介質(zhì)膜312的材質(zhì)相同，鍵合后，第一介質(zhì)膜311和第二介質(zhì)膜312形成鍵合介質(zhì)膜31,如圖3所不的結(jié)構(gòu)。
[0070]步驟S4，利用控制芯片的硅片(即硅襯底2)作為支撐，對功率芯片的背面進(jìn)行減薄工藝，將襯底12減薄到功率器件需要的最薄厚度，從而進(jìn)一步提高了器件的性能(減小了導(dǎo)通電阻，提高了散熱效果)，并提高了減薄及其之后工藝的生產(chǎn)良品率，形成如圖4所示的結(jié)構(gòu)。
[0071]步驟S5，于功率芯片的背面(即襯底12的上表面)沉積一層第三介質(zhì)膜，在鍵合芯片的互連區(qū)域和引線區(qū)域?qū)υ摰谌橘|(zhì)膜進(jìn)行圖形化工藝(光刻和刻蝕)，以形成將襯底12的部分表面予以暴露的第三介質(zhì)膜32，形成該第三介質(zhì)膜32可采用本領(lǐng)域技術(shù)人員所熟知的技術(shù)，在此便不予贅述，如圖5所示的結(jié)構(gòu)。
[0072]步驟S6，以第三介質(zhì)膜32為掩膜刻蝕功率芯片至介質(zhì)層16的上表面停止以形成若干溝槽(圖中未全部示出)，在本發(fā)明的實(shí)施例中，為了更清楚的闡述本發(fā)明的技術(shù)方案，僅以部分溝槽(第一溝槽331、第二溝槽332和第三溝槽333)為例來進(jìn)行后續(xù)的闡述；于第一溝槽331側(cè)壁、第二溝槽332側(cè)壁和第三溝槽333側(cè)壁表面均形成介質(zhì)隔離層，以在后續(xù)填充金屬后，實(shí)現(xiàn)金屬與硅的隔離，同時(shí)還可通過該介質(zhì)隔離層來進(jìn)一步控制后續(xù)形成硅通孔的CD。在本發(fā)明的實(shí)施例中，在刻蝕形成第一溝槽331的過程中，氧化膜142被部分或全部刻蝕掉，如圖6所示的結(jié)構(gòu)。
[0073]步驟S7，繼續(xù)刻蝕第一溝槽331至第一控制電極51中形成第一硅通孔351 (即第一控制電極51被部分刻蝕)，刻蝕第二溝槽332至所述源區(qū)電極201中形成第二硅通孔352 (即源區(qū)電極201被部分刻蝕)，刻蝕第三溝槽333至第二控制電極52中形成第三硅通孔352 (即第二控制電極52被部分刻蝕)，且第一硅通孔351將柵極電極202的部分表面和第一控制電極51的部分表面均予以暴露，優(yōu)選的，該柵極電極202暴露的部分表面為該柵極電極202的側(cè)壁，第二硅通孔352將源區(qū)電極201的部分表面予以暴露，第三硅通孔353將第二控制電極52的部分表面予以暴露；進(jìn)一步的，在形成第一娃通孔351、第二娃通孔352和第三硅通孔352之后，通過光刻、刻蝕將功率器件的漏區(qū)背面處的第二介質(zhì)膜32去除，如圖7所示的結(jié)構(gòu)。
[0074]步驟S8，于第一硅通孔351、第二硅通孔352以及第三硅通孔353中填充金屬，第一硅通孔351中填充金屬后形成將功率器件與控制電路電連接的互連線，第二硅通孔352中填充金屬后形成將功率器件與鍵合芯片外部結(jié)構(gòu)電連接的第一金屬引線，第三硅通孔353中填充金屬后形成將控制電路與鍵合芯片外部結(jié)構(gòu)電連接的第二金屬引線；換句話說，即通過互連線將柵極電極202和第一控制電極51電連接，通過第一金屬引線將源區(qū)電極201與鍵合芯片外部結(jié)構(gòu)電連接，通過第二金屬引線將第二控制電極52與鍵合芯片外部結(jié)構(gòu)電連接。之后，形成將功率芯片的背面(包括互連線的上表面、第一金屬引線的上表面、第二金屬引線的上表面、第三介質(zhì)膜32的上表面以及襯底12暴露的上表面)予以覆蓋的金屬層36;在本發(fā)明的實(shí)施例中，也可以通過其他工藝形成互連線、第一金屬引線、第二金屬引線以及金屬層36，并不限于本發(fā)明中描述的方法，例如可在于硅通孔中填充金屬后，對位于功率芯片的背面上方的金屬利用CMP工藝和刻蝕工藝形成該金屬層36，如圖8所示的結(jié)構(gòu)。
[0075]步驟S9，繼續(xù)沉積電極金屬膜37覆蓋該金屬層36的上表面，如圖9所示的結(jié)構(gòu)。
[0076]步驟S10，部分刻蝕位于第三介質(zhì)膜32之上的電極金屬膜37和金屬層36，以使得位于互連線之上的電極金屬膜37和金屬層36形成第一金屬電極374、位于第一金屬引線之上的電極金屬膜37和金屬層36形成第二金屬電極372、位于第二金屬引線之上的電極金屬膜37和金屬層36形成第三金屬電極371,位于柵極結(jié)構(gòu)上方的電極金屬膜37和金屬層36形成第四金屬電極373,且第一金屬電極374、第二金屬電極372、第三金屬電極371之間相互隔離和第四金屬電極373之間相互隔離，如圖10所示的結(jié)構(gòu)。
[0077]其中，通過第一金屬電極374和互連線將控制電路的第一控制電極51和功率器件的柵極電極202電連接并引出，通過第二金屬電極372和第二金屬引線將功率器件的源區(qū)電極201引出，通過第三金屬電極371和第三金屬弓I線將控制電路的控制電極52引出，從而通過采用硅通孔技術(shù)，實(shí)現(xiàn)兩不同功能芯片的互連，免去了器件之間的連線，減少了寄生的電感和電容。
[0078]綜上所述，本發(fā)明利用芯片的疊加，鍵合和通孔互聯(lián)，減少了連線，寄生電容和電感，提高了器件的性能和技術(shù)方案的可靠性，并代替了常規(guī)封裝，減少了體積和面積，提高了可靠性和性能，且本發(fā)明比MCM方式面積更小，并共享減薄和背面金屬工藝，進(jìn)一步降低制造成本。
[0079]本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員在結(jié)合現(xiàn)有技術(shù)以及上述實(shí)施例可以實(shí)現(xiàn)所述變化例，在此不做贅述。這樣的變化例并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容，在此不予贅述。
[0080]以上對本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1.一種功率器件與控制器件的集成工藝，其特征在于，包括如下步驟: 提供設(shè)置有功率器件的功率芯片和設(shè)置有控制電路的控制芯片； 于所述功率芯片的正面上和所述控制芯片的正面上均制備介質(zhì)膜，并在所述介質(zhì)膜中制備散熱結(jié)構(gòu)； 采用正面鍵合工藝將所述功率芯片垂直鍵合至所述控制芯片上形成一鍵合芯片后，對所述功率芯片的背面進(jìn)行減薄工藝； 刻蝕所述鍵合芯片形成若干硅通孔，并于所述若干硅通孔中填充金屬，以形成將所述功率器件與所述控制電路電連接的互連線，以及將所述功率器件、所述控制電路分別與所述鍵合芯片外部結(jié)構(gòu)電連接的金屬引線。
2.如權(quán)利要求1所述的功率器件與控制器件的集成工藝，其特征在于，于所述功率芯片的正面上和所述控制芯片的正面上均制備介質(zhì)膜，并在所述介質(zhì)膜中制備散熱結(jié)構(gòu)的步驟包括: 于所述功率芯片的正面上形成第一介質(zhì)膜后，對所述第一介質(zhì)膜進(jìn)行圖形化工藝形成若干第一凹槽，并于所述若干第一凹槽中沉積導(dǎo)熱材料形成第一散熱結(jié)構(gòu)； 于所述控制芯片的正面上形成第二介質(zhì)膜后，對所述第二介質(zhì)膜進(jìn)行圖形化工藝形成若干第二凹槽，并于所述若干第二凹槽中沉積導(dǎo)熱材料形成第二散熱結(jié)構(gòu)。
3.如權(quán)利要求2所述的功率器件與控制器件的集成工藝，其特征在于，所述導(dǎo)熱材料為銀、銅或招。
4.如權(quán)利要求1所述的功率器件與控制器件的集成工藝，其特征在于，所述功率器件包括源區(qū)電極和柵極電極，所述控制電路包括第一控制電極和第二控制電極； 所述工藝還包括: 于所述鍵合芯片上采用刻蝕工藝形成第一硅通孔、第二硅通孔和第三硅通孔，且所述第一硅通孔將所述柵極電極的部分表面和第一控制電極的部分表面均予以暴露，所述第二硅通孔將所述源區(qū)電極的部分表面予以暴露，所述第三硅通孔將所述第二控制電極的部分表面予以暴露； 于所述第一硅通孔、第二硅通孔以及第三硅通孔中均填充金屬后形成所述互連線和所述金屬引線，所述金屬引線包括第一金屬引線和第二金屬引線； 其中，通過所述互連線將所述柵極電極和所述第一控制電極電連接，通過所述第一金屬弓I線將所述源區(qū)電極與所述鍵合芯片外部結(jié)構(gòu)電連接，通過所述第二金屬弓I線將所述第二控制電極與所述鍵合芯片外部結(jié)構(gòu)電連接。
5.如權(quán)利要求4所述的功率器件與控制器件的集成工藝，其特征在于，所述工藝還包括: 于所述互連線、第一金屬引線、第二金屬引線的上表面分別形成金屬電極。
6.如權(quán)利要求5所述的功率器件與控制器件的集成工藝，其特征在于，所述工藝還包括: 形成所述互連線、第一金屬引線、第二金屬引線后，沉積金屬層以將所述功率芯片的背面予以覆蓋； 繼續(xù)沉積電極金屬膜以將所述金屬層的上表面予以覆蓋； 部分刻蝕位于所述互連線和所述金屬引線上方的所述電極金屬膜和金屬層，以在所述互連線上方形成第一金屬電極、在所述第二金屬引線上方形成第二金屬電極、在所述第三金屬引線上方形成第三金屬電極。
7.如權(quán)利要求4所述的功率器件與控制器件的集成工藝，其特征在于，所述功率器件為垂直型功率MOSFET器件。
8.如權(quán)利要求7所述的功率器件與控制器件的集成工藝，其特征在于，所述功率芯片包括: 襯底； 位于所述襯底上表面的外延層； 位于所述外延層上表面的P阱襯底； 設(shè)置于所述P阱襯底內(nèi)且延伸至所述外延層中的柵極溝槽； 位于所述柵極溝槽中的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括溝槽柵氧化膜和覆蓋所述溝槽柵氧化膜底部及其側(cè)壁的溝槽多晶硅柵； 設(shè)置于所述柵極結(jié)構(gòu)上方且與所述溝槽多晶硅柵電連接的所述柵極電極；以及 設(shè)置于所述柵極結(jié)構(gòu)上方且通過介質(zhì)層與所述柵極結(jié)構(gòu)隔離的所述源區(qū)電極。
9.如權(quán)利要求8所述的功率器件與控制器件的集成工藝，其特征在于，所述工藝還包括: 對所述功率芯片的背面進(jìn)行減薄工藝后，于所述功率芯片的背面沉積一層第三介質(zhì)膜，對所述第三介質(zhì)膜進(jìn)行圖形化工藝，以將所述功率芯片的部分表面予以暴露； 以所述第三介質(zhì)膜為掩膜刻蝕所述功率芯片，以形成所述若干硅通孔。
10.如權(quán)利要求9所述的功率器件與控制器件的集成工藝，其特征在于，所述工藝還包括: 以所述第三介質(zhì)膜為掩膜刻蝕所述功率芯片至所述介質(zhì)層表面停止形成若干溝槽； 于所述若干溝槽的側(cè)壁表面均形成介質(zhì)隔離層； 繼續(xù)刻蝕所述若干溝槽形成所述若干硅通孔。
11.如權(quán)利要求1所述的功率器件與控制器件的集成工藝，其特征在于，所述工藝應(yīng)用于將若干功率芯片和一個(gè)控制芯片實(shí)現(xiàn)互連或?qū)⒁粋€(gè)功率芯片和若干控制芯片實(shí)現(xiàn)互連。
【文檔編號】H01L21/98GK104332464SQ201410432745
【公開日】2015年2月4日 申請日期:2014年8月28日 優(yōu)先權(quán)日:2014年8月28日
【發(fā)明者】梅紹寧, 肖勝安, 鞠韶復(fù), 程衛(wèi)華, 朱繼鋒 申請人:武漢新芯集成電路制造有限公司