電子元件封裝體及其制造方法
【專利摘要】本發(fā)明提供一種電子元件封裝體及其制造方法，該制造方法包括：提供半導(dǎo)體基板并蝕刻其上表面以形成凹部；于上表面上方及凹部的側(cè)壁形成第一絕緣層；形成充滿凹部的導(dǎo)電部以及于第一絕緣層上對(duì)應(yīng)連接導(dǎo)電部的導(dǎo)電連接墊；由半導(dǎo)體基板的上表面對(duì)組電子元件，其中電子元件具有電性連接導(dǎo)電連接墊的連接墊，以完成具有內(nèi)嵌連接線路的半導(dǎo)體基板；由下表面朝上表面薄化半導(dǎo)體基板，使凹部?jī)?nèi)的導(dǎo)電部由下表面暴露出來；于下表面下方形成第二絕緣層，第二絕緣層具有開口，以暴露出該導(dǎo)電部；最后，于第二絕緣層下形成重布局金屬線路，部分的重布局金屬線路位于開口內(nèi)以電性連接導(dǎo)電部。本發(fā)明提高了電子元件封裝體的可靠度，并降低了制造成本。
【專利說明】電子元件封裝體及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種封裝體及其制造方法，且特別是有關(guān)于一種電子元件封裝體及其制造方法。

【背景技術(shù)】
[0002]隨著消費(fèi)市場(chǎng)對(duì)于電子產(chǎn)品外觀輕薄短小的要求愈來愈高，使得各項(xiàng)電子元件例如CMOS影像感測(cè)器(Image Sensor, CIS)等在其封裝結(jié)構(gòu)的研發(fā)亦朝向此方向演進(jìn)。其中，特別是背照式(Backside Illuminat1n, BSI)與娃穿孔(through-silicon via, TSV)等技術(shù)逐漸在市場(chǎng)上嶄露頭角，并成為業(yè)界的技術(shù)重點(diǎn)。傳統(tǒng)上CIS是由前端感光的前照式(FSI)技術(shù)，此技術(shù)的光電二極管屬于制程中的前端，因此光電二極管元件會(huì)位于晶圓的下層，后端則是制作金屬導(dǎo)線制作的部分。由于元件上層會(huì)有好幾層的金屬繞線。因此，光線會(huì)由晶圓的上方穿過金屬狹縫和金屬層間的介電層到達(dá)感光二極管，光電二極管再根據(jù)不同的光強(qiáng)度，產(chǎn)生不同的電荷信號(hào)，當(dāng)光線穿過金屬狹縫到達(dá)光電二極管時(shí)，因?yàn)楣饩€的繞射造成干涉的關(guān)系，此時(shí)的光線并不是干凈的信號(hào)，從而限制了前照式技術(shù)的影像解析度。對(duì)此，背照式技術(shù)是以翻面封裝的概念，使光電二極管元件翻至上層而直接接收光線，再由翻至下層的金屬導(dǎo)線傳遞電荷信號(hào)，從而避免了光線的繞射等問題。不單只是CIS元件封裝，翻面封裝亦可應(yīng)用于各類用途的電子元件封裝上。據(jù)此，一種更可靠、更適于量產(chǎn)的電子元件封裝及其制造方法，是當(dāng)今電子業(yè)界重要的研發(fā)方向之一。


【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種電子元件封裝體及其制造方法，使封裝體內(nèi)的導(dǎo)電路徑能夠更確實(shí)、成功率更高地被制作出來，同時(shí)具有更高的可靠度以及更大的制程容許度(processwindow),還能降低電子元件封裝體的制造成本。同時(shí)尚可針對(duì)不同電子元件設(shè)計(jì)需求，對(duì)應(yīng)不同的線路布局，使線路布局設(shè)計(jì)更具彈性。
[0004]本發(fā)明的一態(tài)樣提出一種電子元件封裝體的制造方法，包括:提供具有上表面及下表面的半導(dǎo)體基板；蝕刻半導(dǎo)體基板的上表面以形成至少一凹部；于上表面上方及凹部的側(cè)壁形成第一絕緣層；形成充滿凹部的導(dǎo)電部、以及于第一絕緣層上對(duì)應(yīng)連接導(dǎo)電部的導(dǎo)電連接墊，以完成具有內(nèi)嵌連接線路的半導(dǎo)體基板；由半導(dǎo)體基板的上表面對(duì)組電子元件，其中電子元件具有電性連接導(dǎo)電連接墊的至少一第一連接墊；由下表面朝上表面薄化半導(dǎo)體基板，使凹部?jī)?nèi)的導(dǎo)電部由下表面暴露出來；于下表面下方形成第二絕緣層，第二絕緣層具有至少一開口，以暴露出導(dǎo)電部；最后，形于第二絕緣層下成至少一重布局金屬線路，部分的重布局金屬線路位于開口內(nèi)以電性連接導(dǎo)電部。
[0005]在本發(fā)明的一實(shí)施方式中，在對(duì)組電子元件的步驟前，進(jìn)一步包含:于第一絕緣層以及導(dǎo)電連接墊上形成內(nèi)連線層，其中內(nèi)連線層包含至少一內(nèi)連線以及至少一第二連接墊，第二連接墊與第一連接墊連接，且內(nèi)連線連接第二連接墊以及導(dǎo)電連接墊。
[0006]在本發(fā)明的一實(shí)施方式中，進(jìn)一步包含:于第二絕緣層以及重布局金屬線路下形成阻焊層，阻焊層具有至少一開口，以暴露出重布局金屬線路；以及，于開口內(nèi)形成至少一焊球，以電性連接重布局金屬線路。
[0007]在本發(fā)明的一實(shí)施方式中，其中在形成該阻焊層的步驟之前，進(jìn)一步包含:形成覆蓋重布局金屬線路的焊點(diǎn)底層金屬。
[0008]在本發(fā)明的一實(shí)施方式中，其中形成該焊點(diǎn)底層金屬的方式包含濺鍍、蒸鍍以及電鍍。
[0009]在本發(fā)明的一實(shí)施方式中，其中焊點(diǎn)底層金屬包含鎳金屬層以及金金屬層，鎳金屬層覆蓋該重布局金屬線路，金金屬層覆蓋該鎳金屬層。
[0010]在本發(fā)明的一實(shí)施方式中，其中焊點(diǎn)底層金屬包含鎳金屬層、鈕I金屬層以及金金屬層，鎳金屬層覆蓋重布局金屬線路，鈀金屬層覆蓋鎳金屬層，金金屬層覆蓋鈀金屬層。
[0011]在本發(fā)明的一實(shí)施方式中，進(jìn)一步包含:于電子元件上形成至少一支撐件；以及，配置保護(hù)蓋。其中，保護(hù)蓋通過支撐件設(shè)置于電子元件上方。
[0012]在本發(fā)明的一實(shí)施方式中，其中進(jìn)一步包含于電子元件上貼附膠帶。
[0013]在本發(fā)明的一實(shí)施方式中，其中形成第一絕緣層及該第二絕緣層的方式是化學(xué)氣相沉積法或旋轉(zhuǎn)涂布法。
[0014]本發(fā)明的另一態(tài)樣提出一種電子元件封裝體，包含:半導(dǎo)體基板、至少一穿孔、第一絕緣層、導(dǎo)電部、導(dǎo)電連接墊、電子元件、第二絕緣層以及至少一重布局金屬線路。半導(dǎo)體基板具有上表面及下表面。穿孔貫穿上、下表面。第一絕緣層配置于上表面上方及穿孔的側(cè)壁。導(dǎo)電部配置于穿孔內(nèi)。導(dǎo)電連接墊配置于第一絕緣層上且與導(dǎo)電部具有連接面。電子元件配置于上表面，其中電子元件具有電性連接導(dǎo)電連接墊的至少一第一連接墊。第二絕緣層配置于下表面下方，第二絕緣層具有至少一開口，以暴露出導(dǎo)電部。至少一重布局金屬線路配置于第二絕緣層下，且部分的重布局金屬線路位于開口內(nèi)以電性連接導(dǎo)電部，其中，連接面切齊穿孔的頂部。
[0015]本發(fā)明的一實(shí)施方式中，進(jìn)一步包含:內(nèi)連線層，配置于第一絕緣層以及導(dǎo)電連接墊上，其中內(nèi)連線層包含至少一內(nèi)連線以及至少一第二連接墊，第二連接墊與第一連接墊連接，且內(nèi)連線連接第二連接墊以及導(dǎo)電連接墊。
[0016]本發(fā)明的一實(shí)施方式中，進(jìn)一步包含阻焊層以及焊球。阻焊層配置于第二絕緣層以及重布局金屬線路下，阻焊層具有至少一開口，以暴露出重布局金屬線路。焊球配置于開口內(nèi)，以電性連接重布局金屬線路。
[0017]本發(fā)明的另一實(shí)施方式中，進(jìn)一步包含焊點(diǎn)底層金屬、阻焊層以及至少一焊球。焊點(diǎn)底層金屬配置于重布局金屬線路下并覆蓋重布局金屬線路。阻焊層配置于第二絕緣層以及焊點(diǎn)底層金屬下，阻焊層具有至少一開口，以暴露出焊點(diǎn)底層金屬。焊球配置于開口內(nèi)，以電性連接焊點(diǎn)底層金屬。
[0018]本發(fā)明的另一實(shí)施方式中，其中焊點(diǎn)底層金屬包含鎳金屬層以及金金屬層。鎳金屬層覆蓋重布局金屬線路，金金屬層覆蓋鎳金屬層。
[0019]本發(fā)明的另一實(shí)施方式中，其中焊點(diǎn)底層金屬包含鎳金屬層、鈀金屬層以及金金屬層。鎳金屬層覆蓋重布局金屬線路，鈀金屬層覆蓋鎳金屬層，金金屬層覆蓋鈀金屬層。
[0020]本發(fā)明的一實(shí)施方式中，進(jìn)一步包含至少一支撐件以及保護(hù)蓋。支撐件配置于電子元件上。保護(hù)蓋通過支撐件設(shè)置于該電子元件上方。[0021 ]本發(fā)明的一實(shí)施方式中，進(jìn)一步包含配置于電子元件上的膠帶。
[0022]本發(fā)明的一實(shí)施方式中，其中第一絕緣層及第二絕緣層包含氧化硅、氮化硅、氮氧化硅或前述的組合。

【專利附圖】

【附圖說明】
[0023]本發(fā)明的上述和其他態(tài)樣、特征及其他優(yōu)點(diǎn)參照說明書內(nèi)容并配合附加圖式得到更清楚的了解，其中:
[0024]圖1繪示本發(fā)明一實(shí)施方式于第一階段的剖面示意圖。
[0025]圖2繪示本發(fā)明一實(shí)施方式于第二階段的剖面示意圖。
[0026]圖3繪示本發(fā)明一實(shí)施方式于第三階段的剖面示意圖。
[0027]圖4繪示本發(fā)明一實(shí)施方式于第四階段的剖面示意圖。
[0028]圖5繪示本發(fā)明一實(shí)施方式于第五階段的剖面示意圖。
[0029]圖6繪示本發(fā)明一實(shí)施方式于第六階段的剖面示意圖。
[0030]圖7繪示本發(fā)明一實(shí)施方式的剖面示意圖。
[0031]圖8繪示本發(fā)明另一實(shí)施方式的剖面示意圖。
[0032]圖9繪示本發(fā)明另一實(shí)施方式的剖面示意圖。
[0033]圖10繪示本發(fā)明又一實(shí)施方式的剖面示意圖。
[0034]圖11繪示本發(fā)明又一實(shí)施方式的剖面示意圖。
[0035]圖12繪示本發(fā)明又一實(shí)施方式的剖面示意圖。
[0036]圖13繪示本發(fā)明又一實(shí)施方式的剖面示意圖。
[0037]圖14繪示本發(fā)明又一實(shí)施方式的剖面示意圖。
[0038]其中，附圖中符號(hào)的簡(jiǎn)單說明如下:
[0039]110:半導(dǎo)體基板162:開口
[0040]111:上表面170:重布局金屬線路
[0041]112:下表面180:阻焊層
[0042]120:凹部182:開口
[0043]130:第一絕緣層190:焊球
[0044]140:導(dǎo)電部210:焊點(diǎn)底層金屬
[0045]142:導(dǎo)電連接墊212:鎳金屬層
[0046]150:電子元件214:鈀金屬層
[0047]152:第一連接墊216:金金屬層
[0048]153:內(nèi)連線結(jié)構(gòu)220:支撐件
[0049]154:內(nèi)連線介電層230:保護(hù)蓋
[0050]156:彩色濾光片與光電二極管 240:內(nèi)連線層
[0051]158:微鏡頭242:第二連接墊
[0052]160:第二絕緣層243:內(nèi)連線
[0053]244:內(nèi)連線介電層。

【具體實(shí)施方式】
[0054]圖1到圖6繪示本發(fā)明一實(shí)施方式的制造方法，于不同階段的剖面示意圖。請(qǐng)先參照?qǐng)D1，圖1繪示本發(fā)明一實(shí)施方式于第一階段的剖面示意圖。首先，提供半導(dǎo)體基板110具有上表面111及下表面112。接著蝕刻半導(dǎo)體基板110的上表面111以形成至少一凹部120。半導(dǎo)體基板110的功能之一是提供對(duì)于后續(xù)制程的承載力，所使用的材料例如可以是娃(silicon)、鍺(Germanium)或II1-V族元素基板,但不以此為限。蝕刻半導(dǎo)體基板110的上表面111的方式例如可以是干式蝕刻(dry-etching)、激光鉆孔(laser drilling)等方式，由半導(dǎo)體基板110的上表面111往下表面112蝕刻形成一個(gè)或多個(gè)凹部120，凹部120的形狀可以如圖1所示的等寬柱狀，但亦不以此為限，亦可以是上寬下窄的錐狀，可視制程能力和產(chǎn)品需求做適度的調(diào)整變化。
[0055]請(qǐng)參照?qǐng)D2，圖2繪示本發(fā)明一實(shí)施方式于第二階段的剖面示意圖。在完成如圖1繪示的剖面示意圖結(jié)構(gòu)后，接著形成第一絕緣層130于上表面111上方及凹部120的側(cè)壁。第一絕緣層130所使用的材料可以是氧化娃(silicon oxide)、氮化娃(siliconnitride)、氮氧化娃(silicon oxynitride)或其它合適的絕緣材料，以化學(xué)氣相沉積(chemical vapor deposit1n, CVD)或旋涂式介電材料(spin on dielectric, SOD)等制程方法制作，但不以所述材料及制程方法為限。第一絕緣層130形成于上表面111上方及凹部120的側(cè)壁，以提供后續(xù)形成的導(dǎo)電材料與半導(dǎo)體基板110之間的絕緣介電或應(yīng)力緩沖等作用。然而值得注意的是，第一絕緣層130可以如圖2所示覆蓋至凹部120的底部，但并不以此為限，即第一絕緣層130無法形成于凹部120的底部亦無妨。眾所周知的是，位于凹陷處底部的成膜是薄膜制程最具挑戰(zhàn)性之處，必須以成本昂貴的機(jī)臺(tái)或復(fù)雜的制程步驟方可順利于凹陷處底部成膜。然而依據(jù)本發(fā)明各實(shí)施方式的制造方法，即便第一絕緣層130無法于凹部120的底部成膜，對(duì)本發(fā)明各實(shí)施方式的電子元件封裝體的制造方法并無影響，而相關(guān)細(xì)節(jié)于后續(xù)步驟中詳述。
[0056]請(qǐng)參照?qǐng)D3，圖3繪示本發(fā)明一實(shí)施方式于第三階段的剖面示意圖。在完成如圖2繪示的剖面示意圖結(jié)構(gòu)后，接著形成導(dǎo)電部140充滿凹部120、以及導(dǎo)電連接墊142于第一絕緣層130上對(duì)應(yīng)連接導(dǎo)電部140。導(dǎo)電部140與導(dǎo)電連接墊142所使用的材料例如可以是例如招(aluminum)、銅(copper)、鎳(nickel)、導(dǎo)電高分子(conductive polymer)或其他合適的導(dǎo)電材料，以派鍍(sputtering)、蒸鍍(evaporating)、電鍍(electroplating)或無電鍍(electroless plating)的方式制作。導(dǎo)電部140與導(dǎo)電連接墊142例如可以相同材料同時(shí)形成，例如以導(dǎo)電材料填滿所有凹部120并全面形成在第一絕緣層130上的導(dǎo)電膜層，再搭配微影蝕刻方式，形成對(duì)應(yīng)連接導(dǎo)電部140的導(dǎo)電連接墊142 ;或者可以相同或不同的材料分段形成，例如先填滿所有凹部120以形成導(dǎo)電部140后，再全面形成在第一絕緣層130上的導(dǎo)電膜層，搭配微影蝕刻形成對(duì)應(yīng)連接導(dǎo)電部140的導(dǎo)電連接墊142，但不以上述方式為限。導(dǎo)電連接墊142配置于半導(dǎo)體基板110的上表面111，以作為與后續(xù)電子元件的電性連接處；而導(dǎo)電部140于后續(xù)步驟后，將形成電性導(dǎo)通半導(dǎo)體基板110上下表面的垂直導(dǎo)電路徑。
[0057]請(qǐng)參照?qǐng)D4，圖4繪示本發(fā)明一實(shí)施方式于第四階段的剖面示意圖。在完成如圖3繪示的剖面示意圖結(jié)構(gòu)后，接著由半導(dǎo)體基板110的上表面111對(duì)組電子元件150，電子元件150具有至少一第一連接墊152電性連接導(dǎo)電連接墊142。電子元件150如圖4所示，可以是背照式感光元件(Backside Illuminat1n Sensor, BSI),至少包含第一連接墊152、內(nèi)連線結(jié)構(gòu)153、內(nèi)連線介電層154、彩色濾光片與光電二極管156以及微鏡頭158等兀件。其中微鏡頭158接收光線,使彩色濾光片與光電二極管156產(chǎn)生電流信號(hào)，電流信號(hào)再由分布于內(nèi)連線介電層154的內(nèi)連線結(jié)構(gòu)153，傳入最接近半導(dǎo)體基板110的上表面111的第一連接墊152，最后再由第一連接墊152，傳入與其電性連接的導(dǎo)電連接墊142以及導(dǎo)電部140。換言之，電子元件150與導(dǎo)電部140之間，通過第一連接墊152與導(dǎo)電連接墊142兩者的電性連接所形成電流信號(hào)導(dǎo)通路徑，使位于半導(dǎo)體基板110上表面111的電子元件150的電流信號(hào)(例如背照式感光元件因接收光線所產(chǎn)生光電信號(hào))，朝半導(dǎo)體基板110下表面112導(dǎo)通。而電子元件150亦可以是有源元件或無源元件(active or passive elements)、數(shù)字電路或模擬電路等集成電路的電子元件(electronic components)、其他光電元件(optoelectronic devices)、微機(jī)電系統(tǒng)(Micro Electro Mechanical Systems, MEMS)、微流體系統(tǒng)(micro fluidic systems)、物理感測(cè)器(physical sensor)、影像感測(cè)器、發(fā)光二極管、太陽(yáng)能電池、射頻元件(RF circuits)、加速計(jì)(accelerators)、陀螺儀(gyroscopes)、微制動(dòng)器(micro actuators)、表面聲波元件、壓力感測(cè)器(pressure sensors)、或噴墨頭(ink printer heads)等,但不以此為限。
[0058]請(qǐng)參照?qǐng)D5，圖5繪示本發(fā)明一實(shí)施方式于第五階段的剖面示意圖。在完成如圖4繪示的剖面示意圖結(jié)構(gòu)后，接著由下表面112朝上表面111薄化半導(dǎo)體基板110，使凹部120內(nèi)的導(dǎo)電部140由下表面112暴露出來。薄化半導(dǎo)體基板110例如可以化學(xué)機(jī)械研磨(chemical-mechanical polishing)、干蝕刻等適當(dāng)?shù)闹瞥谭椒ㄟM(jìn)行,但不以此為限。值得注意的是，本實(shí)施方式至此僅需通過薄化半導(dǎo)體基板110，使預(yù)先形成于凹部120內(nèi)的導(dǎo)電部140由下表面112暴露出來，即可形成貫通半導(dǎo)體基板110上下表面的硅穿孔(through-silicon via, TSV)垂直導(dǎo)電路徑。在先前技術(shù)中，垂直導(dǎo)電路徑的形成是在薄化半導(dǎo)體基板后，對(duì)半導(dǎo)體基板進(jìn)行蝕刻等制程以制作貫通半導(dǎo)體基板的硅穿孔，最后填入導(dǎo)電材料于硅穿孔中。其中，在制作貫通半導(dǎo)體基板的硅穿孔步驟，是由半導(dǎo)體基板一表面往另一表面蝕刻，且須對(duì)準(zhǔn)另一表面上的導(dǎo)電連接墊并使其暴露出來。如此需要高度制程精準(zhǔn)度，從而易造成硅穿孔與另一表面上的導(dǎo)電連接墊發(fā)生錯(cuò)位而電性連接失敗的情形；反觀本實(shí)施方式于前述中(如圖4所示)，電子元件150和導(dǎo)電部140、導(dǎo)電連接墊142是面對(duì)面連接，因此，在制作電性連接的制程上更為直接，亦排除了制程精準(zhǔn)度的限制，使得電子元件150在封裝體內(nèi)的導(dǎo)電路徑能夠更確實(shí)、成功率更高地被制作出來。此外在先前技術(shù)中，為使另一表面上各導(dǎo)電連接墊均能暴露出來，貫通半導(dǎo)體基板的硅穿孔步驟必須以過蝕刻(over-etching)的方式進(jìn)行,據(jù)此,某些導(dǎo)電連接墊將發(fā)生產(chǎn)生損耗(metalloss)，進(jìn)而在后續(xù)的可靠度上產(chǎn)生疑慮；反觀本實(shí)施方式是在半導(dǎo)體基板110的上表面111蝕刻形成凹部120之后，再形成導(dǎo)電部140以及導(dǎo)電連接墊142。據(jù)此，導(dǎo)電連接墊142與導(dǎo)電部140之間的連接面必然切齊穿孔的頂部，換言之，導(dǎo)電連接墊142不會(huì)在產(chǎn)生如先前技術(shù)中發(fā)生損耗的疑慮，有效提高了電子元件封裝體的可靠度。
[0059]請(qǐng)參照?qǐng)D5與圖2，另外值得注意的是，位于凹陷處底部的成膜是薄膜制程最具挑戰(zhàn)性之處，必須以成本昂貴的機(jī)臺(tái)或復(fù)雜的制程步驟方可順利于凹陷處底部成膜。然而依據(jù)本發(fā)明各實(shí)施方式的制造方法，即便第一絕緣層130無法于凹部120的底部成膜，對(duì)本發(fā)明各實(shí)施方式的電子元件封裝體的制造方法并無影響，因?yàn)榘疾?20的底部將于薄化半導(dǎo)體基板110的步驟中被磨除，并使凹部120內(nèi)的導(dǎo)電部140由下表面112暴露出來，成為貫通半導(dǎo)體基板110上下表面的硅穿孔垂直導(dǎo)電路徑。因此，本發(fā)明各實(shí)施方式在絕緣薄膜的制程容許度(process window)更大,不須復(fù)雜的制程步驟,還能降低電子元件封裝體的制造成本。再參照?qǐng)D5所示，接著形成第二絕緣層160于下表面112下方，第二絕緣層160具有至少一開口 162暴露出導(dǎo)電部140。第二絕緣層160所使用的材料可以是氧化娃(silicon oxide)、氮化娃(silicon nitride)、氮氧化娃(silicon oxynitride)或其它合適的絕緣材料，以化學(xué)氣相沉積(chemical vapor deposit1n, CVD)或旋涂式介電材料(spin on dielectric, SOD)等制程方法制作,但不以所述材料及制程方法為限。第二絕緣層160形成于下表面112下方，以提供后續(xù)形成的重布局金屬線路170與半導(dǎo)體基板110之間的絕緣介電或應(yīng)力緩沖等作用。
[0060]請(qǐng)參照?qǐng)D6，圖6繪示本發(fā)明一實(shí)施方式于第六階段的剖面示意圖。在完成如圖5繪示的剖面示意圖結(jié)構(gòu)后，接著形成至少一重布局金屬線路170于第二絕緣層160下且部分的重布局金屬線路170位于開口 162內(nèi)以電性連接導(dǎo)電部140。重布局金屬線路170所使用的材料例如可以是例如招(aluminum)、銅(copper)、鎳(nickel)、導(dǎo)電高分子(conductive polymer)或其他合適的導(dǎo)電材料，以派鍍(sputtering)、蒸鍍(evaporating)、電鍍(electroplating)或無電鍍(electroless plating)的方式，再搭配微影蝕刻方式形成對(duì)應(yīng)連接開口 162內(nèi)導(dǎo)電部140的適當(dāng)電路布局(layout)，但不以所述材料及方式為限。
[0061]請(qǐng)參照?qǐng)D7，圖7繪示本發(fā)明一實(shí)施方式的剖面示意圖。在完成如圖6繪示的剖面示意圖結(jié)構(gòu)后，接著形成阻焊層180于第二絕緣層160以及重布局金屬線路170下，阻焊層180具有至少一開口 182暴露出重布局金屬線路170 ;以及形成至少一焊球190于開口 182內(nèi)以電性連接重布局金屬線路170。阻焊層180所使用的材料可以是綠漆(solder mask),焊球190所使用的材料例如可以是錫(Sn)、或其他適合焊接的導(dǎo)電材料。焊球190可進(jìn)一步電性連接印刷電路板，對(duì)電子元件封裝體進(jìn)行信號(hào)輸入或輸出控制；或是進(jìn)一步連接其他半導(dǎo)體晶片或是其他半導(dǎo)體中介片(interposer)，和其他半導(dǎo)體晶片或是其他半導(dǎo)體中介片整合而成立體晶片堆疊(3D-1C stacking)結(jié)構(gòu)。
[0062]請(qǐng)參照?qǐng)D8，圖8繪示本發(fā)明另一實(shí)施方式的剖面示意圖。在完成如圖6繪示的剖面示意圖結(jié)構(gòu)后，接著形成焊點(diǎn)底層金屬210覆蓋重布局金屬線路170。焊點(diǎn)底層金屬210可避免后續(xù)焊球190或焊線焊接上重布局金屬線路170時(shí)，發(fā)生反應(yīng)導(dǎo)致元件失效的問題。焊點(diǎn)底層金屬210例如可包含低消耗速率的鎳(nickel，Ni)金屬層212，覆蓋重布局金屬線路170作為適當(dāng)?shù)淖枵蠈硬牧?，用以阻擋重布局金屬線路170與焊球190或焊線之間擴(kuò)散，而形成脆性的金屬間化合物(intermetallie compound),避免焊接處降低機(jī)械強(qiáng)度從而產(chǎn)生易斷裂的問題。然鎳對(duì)氧的活性較高，故尚可于鎳層上再鍍金(gold，Au)金屬層216，覆蓋鎳金屬層212作為抗氧化層。如圖8所示，在本發(fā)明另一實(shí)施方式中，第一焊點(diǎn)底層金屬210包含鎳(Ni)金屬層212、鈕(Pd)金屬層214以及金(Au)金屬層216。鎳(Ni)金屬層212配置于重布局金屬線路170上。為使焊點(diǎn)底層金屬210與重布局金屬線路170之間具有良好的歐姆接觸(Ohmic contact)，所以在沉積焊點(diǎn)底層金屬210之前，可先使用干式或濕式化學(xué)蝕刻清洗法，將重布局金屬線路170的氧化物加以清洗去除。制作焊點(diǎn)底層金屬210的方式，例如可以是先以蒸鍍(evaporat1n)、派鍍(sputtering)、或化鍍(chemicalplating)等金屬成膜制程沉積所欲的金屬膜層，再搭配微影蝕刻制程完成適當(dāng)?shù)膱D案，但不以此方式為限。
[0063]請(qǐng)參照?qǐng)D9，圖9繪示本發(fā)明另一實(shí)施方式的剖面示意圖。在完成如圖8繪示的剖面示意圖結(jié)構(gòu)后，接著形成阻焊層180于第二絕緣層160以及重布局金屬線路170下，阻焊層180具有至少一開口 182暴露出重布局金屬線路170，于開口 182內(nèi)可進(jìn)一步形成焊球或焊線電性連接印刷電路板，對(duì)電子元件封裝體進(jìn)行信號(hào)輸入或輸出控制；或是進(jìn)一步連接其他半導(dǎo)體晶片或是其他半導(dǎo)體中介片(interposer)，和其他半導(dǎo)體晶片或是其他半導(dǎo)體中介片整合而成立體晶片堆疊(3D-1C stacking)結(jié)構(gòu)。
[0064]請(qǐng)參照?qǐng)D10以及圖11，圖10以及圖11繪示本發(fā)明又一實(shí)施方式的剖面示意圖。在完成如圖3繪示的剖面示意圖結(jié)構(gòu)后，如圖10所示，接著形成內(nèi)連線層240于第一絕緣層130以及導(dǎo)電連接墊142上。如圖11所示，其中內(nèi)連線層240包含至少一內(nèi)連線243以及至少一第二連接墊242，第二連接墊242與第一連接墊152連接，且內(nèi)連線243連接第二連接墊242以及導(dǎo)電連接墊142。內(nèi)連線層240例如可如圖11所示，進(jìn)一步包含內(nèi)連線介電層244，而內(nèi)連線243分布于內(nèi)連線介電層244內(nèi)部。值得注意的是，本實(shí)施例的內(nèi)連線層240通過內(nèi)連線243以及第二連接墊242，作為半導(dǎo)體基板110上表面111的導(dǎo)電連接墊142與電子元件150的第一連接墊152電性連接的媒介，據(jù)此可進(jìn)一步調(diào)整兩者之間電性連接的對(duì)應(yīng)位置。明確來說，導(dǎo)電連接墊142和第一連接墊152兩者之間的布局可以不同，眾所周知的是，電子元件150的第一連接墊152布局設(shè)計(jì)必須綜合考量其內(nèi)部電路、元件位置、切割道位置等等因素，作對(duì)其元件效能最適化的布局安排，因此其第一連接墊152布局設(shè)計(jì)可能隨著不同電子元件效能需求，而有不同的布局設(shè)計(jì)，此外，第一連接墊152的布局設(shè)計(jì)甚至和半導(dǎo)體基板110上表面111的導(dǎo)電連接墊142的布局設(shè)計(jì)，兩者產(chǎn)生制作上的沖突，而必須形成彼此無法完全對(duì)應(yīng)的布局。對(duì)此，內(nèi)連線層240即提供上述兩者布局折沖的功能，即第二連接墊242對(duì)應(yīng)第一連接墊152的布局設(shè)計(jì)，再通過內(nèi)連線243將第二連接墊242與導(dǎo)電連接墊142電性連接，據(jù)此，第一連接墊152的布局設(shè)計(jì)即不必與導(dǎo)電連接墊142的布局設(shè)計(jì)完全對(duì)應(yīng)，可對(duì)其元件效能作最適化的布局安排而無須考慮導(dǎo)電連接墊142的布局設(shè)計(jì)的對(duì)應(yīng)問題，具有在設(shè)計(jì)上還具彈性的特殊功效。
[0065]請(qǐng)參照?qǐng)D12，圖12繪示本發(fā)明又一實(shí)施方式的剖面示意圖。在完成如圖11繪示的剖面示意圖結(jié)構(gòu)后，接著由下表面112朝上表面111薄化半導(dǎo)體基板110，使凹部120內(nèi)的導(dǎo)電部140由下表面112暴露出來。薄化半導(dǎo)體基板110例如可以化學(xué)機(jī)械研磨、干蝕刻等適當(dāng)?shù)闹瞥谭椒ㄟM(jìn)行，但不以此為限。值得注意的是，本實(shí)施方式至此僅需通過薄化半導(dǎo)體基板110，使預(yù)先形成于凹部120內(nèi)的導(dǎo)電部140由下表面112暴露出來，即可形成貫通半導(dǎo)體基板110上下表面的硅穿孔垂直導(dǎo)電路徑。在先前技術(shù)中，垂直導(dǎo)電路徑的形成在薄化半導(dǎo)體基板后，對(duì)半導(dǎo)體基板進(jìn)行蝕刻等制程以制作貫通半導(dǎo)體基板的硅穿孔，最后填入導(dǎo)電材料于硅穿孔中。其中，在制作貫通半導(dǎo)體基板的硅穿孔步驟，是由半導(dǎo)體基板一表面往另一表面蝕刻，且須對(duì)準(zhǔn)另一表面上的導(dǎo)電連接墊并使其暴露出來。如此需要高度制程精準(zhǔn)度，從而易造成硅穿孔與另一表面上的導(dǎo)電連接墊發(fā)生錯(cuò)位而電性連接失敗的情形；反觀本實(shí)施方式的電子元件150和導(dǎo)電部140、導(dǎo)電連接墊142是面對(duì)面連接，因此，在制作電性連接的制程上更為直接，亦排除了制程精準(zhǔn)度的限制，使得電子元件150在封裝體內(nèi)的導(dǎo)電路徑能夠更確實(shí)、成功率更高地被制作出來。此外在先前技術(shù)中，為使另一表面上各導(dǎo)電連接墊均能暴露出來，貫通半導(dǎo)體基板的硅穿孔步驟必須以過蝕刻的方式進(jìn)行，據(jù)此，某些導(dǎo)電連接墊將發(fā)生產(chǎn)生損耗，進(jìn)而在后續(xù)的可靠度上產(chǎn)生疑慮；反觀本實(shí)施方式是在半導(dǎo)體基板I1的上表面111蝕刻形成凹部120之后，再形成導(dǎo)電部140以及導(dǎo)電連接墊142。據(jù)此，導(dǎo)電連接墊142與導(dǎo)電部140之間的連接面必然切齊穿孔的頂部，換言之，導(dǎo)電連接墊142不會(huì)在產(chǎn)生如先前技術(shù)中發(fā)生損耗的疑慮，有效提高了電子元件封裝體的可靠度。另外值得注意的是，位于凹陷處底部的成膜是薄膜制程最具挑戰(zhàn)性之處，必須以成本昂貴的機(jī)臺(tái)或復(fù)雜的制程步驟方可順利于凹陷處底部成膜。然而依據(jù)本發(fā)明各實(shí)施方式的制造方法，即便第一絕緣層130無法于凹部120的底部成膜，對(duì)本發(fā)明各實(shí)施方式的電子元件封裝體的制造方法并無影響，因?yàn)榘疾?20的底部將于薄化半導(dǎo)體基板110的步驟中被磨除，并使凹部120內(nèi)的導(dǎo)電部140由下表面112暴露出來，成為貫通半導(dǎo)體基板110上下表面的硅穿孔垂直導(dǎo)電路徑。因此，在絕緣薄膜的制程容許度更大，不須復(fù)雜的制程步驟，還能降低電子元件封裝體的制造成本。再參照?qǐng)D12所示，接著形成第二絕緣層160于下表面112下方，第二絕緣層160具有至少一開口 162暴露出導(dǎo)電部140。第二絕緣層160所使用的材料可以是氧化硅、氮化硅、氮氧化硅或其它合適的絕緣材料，以化學(xué)氣相沉積或旋涂式介電材料等制程方法制作，但不以所述材料及制程方法為限。第二絕緣層160形成于下表面112下方，以提供后續(xù)形成的重布局金屬線路170與半導(dǎo)體基板110之間的絕緣介電或應(yīng)力緩沖等作用。
[0066]請(qǐng)參照?qǐng)D13，圖13繪示本發(fā)明又一實(shí)施方式的剖面示意圖。在完成如圖12繪示的剖面示意圖結(jié)構(gòu)后，接著形成至少一重布局金屬線路170于第二絕緣層160下且部分的重布局金屬線路170位于開口 162內(nèi)以電性連接導(dǎo)電部140。重布局金屬線路170所使用的材料例如可以是例如鋁、銅、鎳、導(dǎo)電高分子或其他合適的導(dǎo)電材料，以濺鍍、蒸鍍、電鍍或無電鍍的方式，再搭配微影蝕刻方式形成對(duì)應(yīng)連接開口 162內(nèi)導(dǎo)電部140的適當(dāng)電路布局，但不以所述材料及方式為限。如圖13所示，接著形成阻焊層180于第二絕緣層160以及重布局金屬線路170下，阻焊層180具有至少一開口 182暴露出重布局金屬線路170，并且形成至少一焊球190于開口 182內(nèi)以電性連接重布局金屬線路170。阻焊層180所使用的材料可以是綠漆，焊球190所使用的材料例如可以是錫、或其他適合焊接的導(dǎo)電材料。焊球190可進(jìn)一步電性連接印刷電路板，對(duì)電子元件封裝體進(jìn)行信號(hào)輸入或輸出控制；或是進(jìn)一步連接其他半導(dǎo)體晶片或是其他半導(dǎo)體中介片，和其他半導(dǎo)體晶片或是其他半導(dǎo)體中介片整合而成立體晶片堆疊結(jié)構(gòu)。
[0067]請(qǐng)參照?qǐng)D14，圖14繪示本發(fā)明又一實(shí)施方式的剖面示意圖。在完成如圖12繪示的剖面示意圖結(jié)構(gòu)后，接著形成焊點(diǎn)底層金屬210覆蓋重布局金屬線路170。焊點(diǎn)底層金屬210可避免后續(xù)焊球190或焊線焊接上重布局金屬線路170時(shí)，發(fā)生反應(yīng)導(dǎo)致元件失效的問題。焊點(diǎn)底層金屬210例如可包含低消耗速率的鎳金屬層212，覆蓋重布局金屬線路170作為適當(dāng)?shù)淖枵蠈硬牧?，用以阻擋重布局金屬線路170與焊球190或焊線之間擴(kuò)散，而形成脆性的金屬間化合物，避免焊接處降低機(jī)械強(qiáng)度從而產(chǎn)生易斷裂的問題。然鎳對(duì)氧的活性較高，故尚可于鎳層上再鍍金金屬層216，覆蓋鎳金屬層212作為抗氧化層。如圖14所示，第一焊點(diǎn)底層金屬116包含鎳(Ni)金屬層212、鈕(Pd)金屬層214以及金(Au)金屬層216。鎳(Ni)金屬層212配置于重布局金屬線路170上。為使焊點(diǎn)底層金屬210與重布局金屬線路170之間具有良好的歐姆接觸，所以在沉積焊點(diǎn)底層金屬210之前，可先使用干式或濕式化學(xué)蝕刻清洗法，將重布局金屬線路170的氧化物加以清洗去除。制作焊點(diǎn)底層金屬210的方式，例如可以是先以蒸鍍、濺鍍、或化鍍等金屬成膜制程沉積所欲的金屬膜層，再搭配微影蝕刻制程完成適當(dāng)?shù)膱D案，但不以此方式為限。接著，如圖14所示，形成阻焊層180于第二絕緣層160以及重布局金屬線路170下，阻焊層180具有至少一開口 182暴露出重布局金屬線路170，于開口 182內(nèi)可進(jìn)一步形成焊球或焊線電性連接印刷電路板，對(duì)電子元件封裝體進(jìn)行信號(hào)輸入或輸出控制；或是進(jìn)一步連接其他半導(dǎo)體晶片或是其他半導(dǎo)體中介片，和其他半導(dǎo)體晶片或是其他半導(dǎo)體中介片整合而成立體晶片堆疊結(jié)構(gòu)。
[0068]此外，如圖4到圖9、圖11到圖14所示，在本發(fā)明某些實(shí)施方式中，電子元件封裝體進(jìn)一步包含支撐件220以及保護(hù)蓋230，以保護(hù)電子元件150或是其他線路元件，其中保護(hù)蓋230的材質(zhì)例如可為玻璃材質(zhì)、金屬材料、陶瓷材料、高分子材料、半導(dǎo)體材料、或前述的組合。保護(hù)蓋230通過支撐件220而設(shè)置于半導(dǎo)體基板110上方，使保護(hù)蓋230、支撐件220與半導(dǎo)體基板110共同圍繞出一密閉空間。支撐件220的材質(zhì)可包括玻璃材質(zhì)、金屬材料、陶瓷材料、高分子材料、半導(dǎo)體材料、或前述的組合，其可通過粘著層而固定于保護(hù)蓋230及半導(dǎo)體基板110之間。或者，支撐件220本身可具有粘性，例如是具粘性的高分子，可通過固化制程使具粘性的高分子支撐件220硬化，例如通過加熱或照光等方式。在本發(fā)明另一些實(shí)施方式中，對(duì)于電子元件150的保護(hù)是通過貼附膠帶于電子元件150上。
[0069]最后要強(qiáng)調(diào)的是，本發(fā)明所提供的電子元件封裝體及其制造方法，使封裝體內(nèi)的導(dǎo)電路徑能夠更確實(shí)、成功率更高地被制作出來，同時(shí)具有更高的可靠度以及更大的制程容許度，不須復(fù)雜的制程步驟，還能降低電子元件封裝體的制造成本。同時(shí)尚可針對(duì)不同電子元件設(shè)計(jì)需求，對(duì)應(yīng)不同的線路布局，使線路布局設(shè)計(jì)更具彈性。
[0070]以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種電子元件封裝體的制造方法，其特征在于，包含: 提供具有一上表面及一下表面的一半導(dǎo)體基板； 蝕刻該半導(dǎo)體基板的該上表面，以形成至少一凹部； 于該上表面上方及該凹部的側(cè)壁形成一第一絕緣層； 形成充滿該凹部的一導(dǎo)電部、以及于該第一絕緣層上對(duì)應(yīng)連接該導(dǎo)電部的一導(dǎo)電連接墊； 由該半導(dǎo)體基板的該上表面對(duì)組一電子元件，其中該電子元件具有電性連接該導(dǎo)電連接墊的至少一第一連接墊； 由該下表面朝該上表面薄化該半導(dǎo)體基板，使該凹部?jī)?nèi)的該導(dǎo)電部由該下表面暴露出來； 于該下表面下方形成一第二絕緣層，該第二絕緣層具有至少一開口，以暴露出該導(dǎo)電部；以及 于該第二絕緣層下形成至少一重布局金屬線路，部分的該重布局金屬線路位于該開口內(nèi)，以電性連接該導(dǎo)電部。
2.根據(jù)權(quán)利要求1所述的電子元件封裝體的制造方法，其特征在于，在對(duì)組該電子元件的步驟前，進(jìn)一步包含: 于該第一絕緣層以及該導(dǎo)電連接墊上形成一內(nèi)連線層，其中該內(nèi)連線層包含至少一內(nèi)連線以及至少一第二連接墊，該第二連接墊與該第一連接墊連接，且該內(nèi)連線連接該第二連接墊以及該導(dǎo)電連接墊。
3.根據(jù)權(quán)利要求1所述的電子元件封裝體的制造方法，其特征在于，進(jìn)一步包含: 于該第二絕緣層以及該重布局金屬線路下形成一阻焊層，該阻焊層具有至少一開口，以暴露出該重布局金屬線路；以及 于該開口內(nèi)形成至少一焊球，以電性連接該重布局金屬線路。
4.根據(jù)權(quán)利要求3所述的電子元件封裝體的制造方法，其特征在于，在形成該阻焊層的步驟之前，進(jìn)一步包含: 形成覆蓋該重布局金屬線路的一焊點(diǎn)底層金屬。
5.根據(jù)權(quán)利要求4所述的電子元件封裝體的制造方法，其特征在于，形成該焊點(diǎn)底層金屬的方式包含濺鍍、蒸鍍以及電鍍。
6.根據(jù)權(quán)利要求4所述的電子元件封裝體的制造方法，其特征在于，該焊點(diǎn)底層金屬包含: 一鎳金屬層，覆蓋該重布局金屬線路；以及 一金金屬層，覆蓋該鎳金屬層。
7.根據(jù)權(quán)利要求4所述的電子元件封裝體的制造方法，其特征在于，該焊點(diǎn)底層金屬包含: 一鎳金屬層，覆蓋該重布局金屬線路； 一鈀金屬層，覆蓋該鎳金屬層；以及 一金金屬層，覆蓋該鈀金屬層。
8.根據(jù)權(quán)利要求1所述的電子元件封裝體的制造方法，其特征在于，進(jìn)一步包含: 于該電子元件上形成至少一支撐件；以及 配置一保護(hù)蓋，其中，該保護(hù)蓋通過該支撐件設(shè)置于該電子元件上方。
9.根據(jù)權(quán)利要求1所述的電子元件封裝體的制造方法，其特征在于，進(jìn)一步包含: 于該電子元件上貼附一膠帶。
10.根據(jù)權(quán)利要求1所述的電子元件封裝體的制造方法，其特征在于，形成該第一絕緣層及該第二絕緣層的方式是化學(xué)氣相沉積法或旋轉(zhuǎn)涂布法，該該第一絕緣層及該第二絕緣層包含氧化硅、氮化硅、氮氧化硅或前述的組合。
11.一種電子元件封裝體，其特征在于，包含: 一半導(dǎo)體基板，具有一上表面及一下表面； 至少一穿孔，貫穿該上表面及該下表面； 一第一絕緣層，配置于該上表面上方及該穿孔的側(cè)壁； 一導(dǎo)電部，配置于該穿孔內(nèi)； 一導(dǎo)電連接墊，配置于該第一絕緣層上，且與該導(dǎo)電部具有一連接面； 一電子元件，配置于該上表面，其中該電子元件具有電性連接該導(dǎo)電連接墊的至少一第一連接墊； 一第二絕緣層，配置于該下表面下方，該第二絕緣層具有至少一開口，以暴露出該導(dǎo)電部；以及 至少一重布局金屬線路，配置于該第二絕緣層下，且部分的該重布局金屬線路位于該開口內(nèi)，以電性連接該導(dǎo)電部， 其中，該連接面切齊該穿孔的頂部。
12.根據(jù)權(quán)利要求11所述的電子元件封裝體，其特征在于，進(jìn)一步包含: 一內(nèi)連線層，配置于該第一絕緣層以及該導(dǎo)電連接墊上，其中該內(nèi)連線層包含至少一內(nèi)連線以及至少一第二連接墊，該第二連接墊與該第一連接墊連接，且該內(nèi)連線連接第二連接墊以及該導(dǎo)電連接墊。
13.根據(jù)權(quán)利要求11所述的電子元件封裝體，其特征在于，進(jìn)一步包含: 一阻焊層，配置于該第二絕緣層以及該重布局金屬線路下，該阻焊層具有至少一開口，以暴露出該重布局金屬線路；以及 至少一焊球，配置于該開口內(nèi)，以電性連接該重布局金屬線路。
14.根據(jù)權(quán)利要求11所述的電子元件封裝體，其特征在于，進(jìn)一步包含: 一焊點(diǎn)底層金屬，配置于該重布局金屬線路下并覆蓋該重布局金屬線路； 一阻焊層，配置于該第二絕緣層以及該焊點(diǎn)底層金屬下，該阻焊層具有至少一開口，以暴露出該焊點(diǎn)底層金屬；以及 至少一焊球，配置于該開口內(nèi)，以電性連接該焊點(diǎn)底層金屬。
15.根據(jù)權(quán)利要求14所述的電子元件封裝體，其特征在于，該焊點(diǎn)底層金屬包含: 一鎳金屬層，覆蓋該重布局金屬線路；以及 一金金屬層，覆蓋該鎳金屬層。
16.根據(jù)權(quán)利要求14所述的電子元件封裝體，其特征在于，該焊點(diǎn)底層金屬包含: 一鎳金屬層，覆蓋該重布局金屬線路； 一鈀金屬層，覆蓋該鎳金屬層；以及 一金金屬層，覆蓋該鈀金屬層。
17.根據(jù)權(quán)利要求14所述的電子元件封裝體，其特征在于，進(jìn)一步包含: 至少一支撐件，配置于該電子元件上；以及 一保護(hù)蓋，其中，該保護(hù)蓋通過該支撐件設(shè)置于該電子元件上方。
18.根據(jù)權(quán)利要求14所述的電子元件封裝體，其特征在于，進(jìn)一步包含: 一膠帶，配置于該電子元件上。
19.根據(jù)權(quán)利要求14所述的電子元件封裝體，其特征在于，該第一絕緣層及該第二絕緣層包含氧化硅、氮化硅、氮氧化硅或前述的組合。
【文檔編號(hào)】H01L23/528GK104425452SQ201410400372
【公開日】2015年3月18日 申請(qǐng)日期:2014年8月14日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】林佳升, 何彥仕, 劉滄宇 申請(qǐng)人:精材科技股份有限公司