具有帶有補償層和介電層的超級結結構的半導體器件的制作方法
【專利摘要】本發(fā)明公開了一種具有帶有補償層和介電層的超級結結構的半導體器件。超級結半導體器件包括具有n型補償層和p型補償層的分層的補償結構；介電層，面對p型層；以及中間層，插入在介電層與p型補償層之間。提供分層的補償結構和中間層，以使得當在n型補償層和p型補償層之間施加反向阻斷電壓時，在介電層的方向上被加速的空穴具有不足以被吸收并且合并到介電材料中的能量。由于介電層比沒有中間層的情況吸收并且合并明顯更少的空穴，因此擊穿電壓在長的操作時間上保持穩(wěn)定。
【專利說明】具有帶有補償層和介電層的超級結結構的半導體器件

【技術領域】
[0001]本發(fā)明涉及一種超級結半導體器件，特別是涉及一種具有帶有補償層和介電層的超級結結構的半導體器件。

【背景技術】
[0002]基于溝槽概念的超級結FET (場效應晶體管)的半導體部分典型地包括在實質(zhì)上與在互補的摻雜層中的一個之中在導通狀態(tài)下流動的接通狀態(tài)電流的流動方向平行延伸的互補摻雜層。在反向阻斷模式下，互補的摻雜層被耗盡，以使得能夠甚至在承載接通狀態(tài)電流的摻雜層中以相當高的雜質(zhì)濃度實現(xiàn)高的反向擊穿電壓。想要改進超級結半導體器件的特性參數(shù)的長期穩(wěn)定性。


【發(fā)明內(nèi)容】

[0003]根據(jù)實施例，一種超級結半導體器件，包括:分層的補償結構，具有η型補償層和P型補償層；面對P型層的介電層；以及中間層，插入在介電層與P型補償層之間。提供分層的補償結構和中間層，以使得當在η型補償層和P型補償層之間施加反向阻斷電壓時，在介電層的方向上加速的空穴具有不足以被吸收并且合并到介電材料中的能量。
[0004]在閱讀下面的詳細描述并且查看隨附的附圖時，本領域技術人員將認識到附加的特征和優(yōu)點。

【專利附圖】

【附圖說明】
[0005]隨附的附圖被包括以提供本發(fā)明的進一步理解，附圖被合并在本說明書中并且構成本說明書的一部分。附圖圖解本發(fā)明的實施例，并且連同描述一起用于解釋本發(fā)明的原理。隨著參照下面的詳細描述而變得更好地理解本發(fā)明的其它實施例和意圖有的優(yōu)點，將容易地領會這些實施例和優(yōu)點。
[0006]圖1是依照實施例的提供中間層的半導體器件的一部分的示意性橫截面視圖。
[0007]圖2Α是根據(jù)用于圖解本實施例的效果的比較性示例的補償結構的一部分的示意性橫截面視圖。
[0008]圖2Β是圖解圖2Α的補償結構中的橫向電場分布的示意圖。
[0009]圖3Α是根據(jù)實施例的提供本征中間層的補償結構的一部分的示意性橫截面視圖。
[0010]圖3Β是圖解圖3Α的補償結構中的橫向電場分布的示意圖。
[0011]圖4Α是依照實施例的在半導體部分外部提供具有柵極電極的平面晶體管的半導體器件的晶體管部分的示意性橫截面視圖。
[0012]圖4Β是依照實施例的提供具有掩埋柵極電極并且具有在補償溝槽的豎向投影中提供的源極區(qū)帶的豎向晶體管的半導體器件的晶體管部分的示意性橫截面視圖。
[0013]圖4C是依照實施例的提供具有掩埋柵極電極并且具有在各補償溝槽之間的半導體臺面中提供的源極區(qū)帶的豎向晶體管的半導體器件的晶體管部分的示意性橫截面視圖。
[0014]圖5A是依照實施例的提供η型中間層以及插入在P型補償層與η型補償層之間的本征層的半導體器件的一部分的示意性橫截面視圖。
[0015]圖5Β以更大的比例示出圖5Α的補償結構的一部分。
[0016]圖5C是圖解圖5Β的補償結構中的橫向電場分布的示意圖。
[0017]圖6是依照實施例的提供分級的P型中間層的IGFET的一部分的示意性橫截面視圖。
[0018]圖7是依照另一實施例的IGBT的一部分的不意性橫截面視圖。
[0019]圖8是依照進一步的實施例的半導體二極管的一部分的示意性橫截面視圖。

【具體實施方式】
[0020]在下面的詳細描述中參照隨附的附圖，附圖形成在此的描述的一部分，并且在附圖中以圖解的方式示出其中可以實施本發(fā)明的具體實施例。應理解可以利用其它實施例，并且可以在不脫離本發(fā)明的范圍的情況下作出結構或邏輯上的改變。例如，針對一個實施例圖解或描述的特征可以用在其它實施例上或其它實施例結合，以得出又一進一步的實施例。意圖由本發(fā)明包括這樣的修改和變化。使用不應被看作是對所附權利要求的范圍進行限制的具體語言來描述示例。附圖并非是成比例并且僅用于例示的目的。為了清楚，如果并未另外聲明，則在不同附圖中由相對應的標號來指明相同的元件。
[0021]術語“具有”、“包含”、“包括”和“含有”等是開放式的，這些術語指示所聲明的結構、要素或特征的存在但是不排除附加的要素或特征。除非上下文另外清楚地指示，否則數(shù)量詞和代詞“一個”、“某個”以及“這個”意圖包括復數(shù)以及單數(shù)。
[0022]術語“電連接”描述電連接的元件之間的恒定低歐姆連接，例如所關注的各元件之間的直接接觸或經(jīng)由金屬和/或高摻雜的半導體的低歐姆連接。術語“電耦接”包括可以在電耦接的各元件(例如可控制為暫時地以第一狀態(tài)提供低歐姆連接而以第二狀態(tài)提供高歐姆電去耦的元件)之間提供適用于信號傳輸?shù)囊粋€或更多個的(多個)中間元件。
[0023]圖1示出具有半導體部分100的超級結半導體器件500，半導體部分100具有第一表面101以及與第一表面101平行的第二表面102。從單晶半導體材料(例如硅S1、碳化硅SiC、鍺Ge、硅鍺晶體SiGe、氮化鎵GaN或砷化鎵GaAs)提供半導體部分100。第一表面101與第二表面102之間的距離至少是40 μ m (例如至少175μπι)。半導體部分100可以具有帶有范圍在若干毫米內(nèi)的邊緣長度的矩形形狀或具有若干毫米的直徑的圓形形狀。第一表面101和第二表面102的法線限定豎向方向，并且與法線方向正交的方向是橫向方向。
[0024]半導體部分100可以包括第一導電類型的雜質(zhì)層130。雜質(zhì)層130可以沿著半導體部分100的與第二表面102平行的整個橫截面平面延伸。在半導體器件500是IGFET(絕緣柵場效應晶體管)的情況下，雜質(zhì)層130直接鄰接第二表面102，并且雜質(zhì)層130中的平均凈雜質(zhì)濃度相當高(例如至少5Χ 1018cnT3)。在半導體器件500是IGBT (絕緣柵雙極型晶體管)的情況下，與第一導電類型相對的第二導電類型的集電極層被布置在雜質(zhì)層130與第二表面102之間，并且以舉例子的方式，雜質(zhì)層130中的平均凈雜質(zhì)濃度可以在5X 112與
5X 116Cm 3 之間。
[0025]半導體部分100進一步包括在第一表面101與雜質(zhì)層130之間的漂移區(qū)帶120。
[0026]在漂移區(qū)帶120中，補償溝槽170在半導體部分100的在補償溝槽170之間的區(qū)段形成臺面區(qū)150的情況下沿著豎向方向延伸。臺面區(qū)150可以是本征的、同質(zhì)P摻雜的或η摻雜的，或者雜質(zhì)濃度可以逐漸或逐步從P負載改變?yōu)棣秦撦d，或反之亦然。
[0027]漂移區(qū)帶120進一步包括超級結結構180，并且可以包括在超級結結構180與雜質(zhì)層130之間的第一導電類型的基座層128。根據(jù)其它實施例，超級結結構180可以直接鄰接雜質(zhì)層130。
[0028]根據(jù)所圖解的實施例，半導體部分進一步包括在超級結結構180與基座層128之間的鄰近漂移層127?；鶎?28可以作為具有高于漂移層127并且低于雜質(zhì)層130的平均凈雜質(zhì)濃度的場截止層而有效?；鶎?28中的平均凈雜質(zhì)濃度可以是漂移層127中的平均凈雜質(zhì)濃度的至少10倍，并且是雜質(zhì)層130中的平均凈雜質(zhì)濃度的至多十分之一。例如，作為場截止而有效的基座層128中的平均凈雜質(zhì)濃度可以是至少5Χ 116CnT3并且至多5 X 117Cm 3O
[0029]根據(jù)其它實施例，基座層128作為緩沖區(qū)而有效，并且具有低于漂移層127中的平均凈雜質(zhì)濃度的平均凈雜質(zhì)濃度。例如，漂移層127中的平均凈雜質(zhì)濃度是作為緩沖區(qū)有效的基座層128中的平均凈雜質(zhì)濃度的至少兩倍。
[0030]超級結結構180基于分層的補償結構160，分層的補償結構160包括至少一個η型補償層161和至少一個P型補償層162。補償結構160可以包括進一步的η型層、ρ型層或本征層，例如插入在P型補償層161與η型補償層162之間的本征層。補償層161、162之間的界面平行或近似平行于補償結構160與半導體部分100的材料之間的界面。
[0031]根據(jù)所圖解的實施例，補償結構160排它地襯連臺面區(qū)150的臺面?zhèn)缺诘墓P直部分，其中，該筆直部分垂直于或傾斜于第一表面101。根據(jù)其它實施例，補償結構160還可以襯連分別連接相鄰的臺面?zhèn)缺诘难a償溝槽170的底部部分，其中，底部部分可以是彎曲的或者近似地是平面的。
[0032]補償層161、162是至少近似地為共形(conformal)的層，每個層具有近似均勻的厚度。補償層161、162可以是通過外延生長的、具有配準于半導體部分100的單晶半導體材料的晶格而生長的晶格的單晶半導體層，或者可以使用局部有效的激光加熱處理，通過所沉積的半導體材料(例如多晶硅)的重新結晶來形成補償層161、162?？梢栽谕庋由L期間原位摻雜第一補償層161和第二補償層162。根據(jù)其它實施例，可以例如通過使用傾斜注入將第一導電類型和第二導電類型的雜質(zhì)引入到相應的層中。第一補償層161和第二補償層162實質(zhì)上是電荷平衡的，并且橫向區(qū)域密度彼此偏離至多10%。一種類型的補償層161、162 (即或是ρ型的(多個)層或是η型的(多個)層)在導電狀態(tài)下承載接通狀態(tài)電流。
[0033]補償溝槽170可以是以規(guī)則的距離布置的平行條帶。根據(jù)其它實施例，補償溝槽170的平行于第一表面101的橫截面區(qū)域可以是圓形、橢圓型、卵形或者帶有圓角或沒有圓角的矩形(例如方形)。因此，各補償溝槽170之間的臺面區(qū)150可以是嵌入補償溝槽170的柵格的條帶或分段。因此，臺面區(qū)150的平行于第一表面101的橫截面區(qū)域可以是圓形、橢圓型、卵形或帶有圓角或沒有圓角的矩形(例如方形)，補償溝槽170是嵌入臺面區(qū)150的柵格的分段。
[0034]以舉例子的方式，η型補償層161的厚度可以是至少1nm并且至多250nm。以舉例子的方式，P型補償層162的厚度可以是至少1nm并且至多250nm。補償層161、162可以具有相同厚度或可以具有不同厚度。根據(jù)實施例，η型補償層161具有50nm的厚度，并且P型補償層162具有50nm的厚度。在豎向區(qū)段單元中，η型補償層161中的雜質(zhì)的總量可以基本上與P型補償層162中的雜質(zhì)的總量相對應。例如，層161、162這兩者可以具有相同的厚度和大約2Χ 117CnT3的相同的平均凈雜質(zhì)濃度(摻雜水平)。
[0035]介電層171面對P型補償層162。介電層171可以由一個單獨的層構成，或者可以包括從二氧化硅、氮化硅、氮氧化硅、有機電介質(zhì)(例如聚酰亞胺)或硅酸鹽玻璃(例如BSG(硼硅酸鹽玻璃)、PSG (磷硅酸鹽玻璃)或BPSG (硼磷硅酸鹽玻璃))提供的兩個或更多個子層。介電層171和補償結構160可以完全填充補償溝槽170。根據(jù)其它實施例，介電層171在補償結構160的表面上襯連補償溝槽170。補償溝槽170中的殘余空間在補償溝槽170的中心部分中形成空氣間隙179。不同于可能把機械應變引進到周圍半導體材料中的完全溝槽填充，空氣間隙179使得適應機械應變。
[0036]根據(jù)另一實施例，介電層171是本征氧化物或本征氧化物和在補償溝槽170的定向到第一表面101的部分中占優(yōu)地沉積的高度非共形層的組合，橋接靠近第一表面101的兩個相對補償結構160之間的空間并且封閉補償溝槽170中的空氣間隙。
[0037]半導體器件500進一步包括適配于半導體器件500的類型的控制結構200。在半導體器件500是半導體二極管的情況下，控制結構200包含電連接到補償層161、162中相對應的一個的第二導電類型的電極層。例如，第二導電類型是P型，并且電極層是與P型補償層162連接的P型陽極層。根據(jù)提及IGFET和IBGT的實施例，控制結構200包括場效應晶體管結構，用于響應于施加到柵極端子G的信號而控制通過半導體部分100在第一表面101與第二表面102之間的電流流動。控制結構200包括形成或掩埋在半導體部分100中的導電結構、絕緣結構和摻雜區(qū)，并且同樣可以包括在半導體部分100外部的導電結構和絕緣結構。
[0038]第一電極結構310可以在第一表面101側電連接到控制結構200。第一電極結構310可以在半導體器件500是IGFET的情況下電耦接到源極端子S，在半導體器件500是IGBT的情況下電耦接到發(fā)射極端子，或者在半導體器件500是半導體二極管的情況下電耦接到陽極端子。
[0039]第二電極結構320直接鄰接半導體部分100的第二表面102。根據(jù)與半導體二極管或IGFET有關的實施例，第二電極結構320直接鄰接雜質(zhì)層130。根據(jù)與IGBT有關的實施例，第二導電類型的集電極層可以形成在雜質(zhì)層130與第二電極結構320之間。第二電極結構320可以在半導體器件500是IGFET的情況下電耦接到漏極端子D，在半導體器件500是IGBT的情況下電耦接到集電極端子，或者在半導體器件500是半導體二極管的情況下電耦接到陰極端子。
[0040]第一電極結構310和第二電極結構320中的每一個可以由作為(多個)主要成分的招Al、銅Cu、或者招或銅的合金(例如AlS1、AlCu或AlSiCu)構成或者包含招Al、銅Cu、或鋁或銅的合金(例如AlS1、AlCu或AlSiCu)作為(多個)主要成分。根據(jù)其它實施例，第一電極結構310和第二電極結構320中的一個或這兩者可以包含具有鎳N1、鈦T1、銀Ag、金Au、鉬Pt和/或鈀Pd作為(多個)主要成分的一個或更多個層。例如，第一電極結構310和第二電極結構320中的至少一個包括兩個或更多個子層，所述子層中的至少一個包含N1、T1、Ag、Au、Pt和Pd中的一個或更多個作為(多個)主要成分，例如硅化物、氮化物和/或合金。
[0041]超級結半導體器件500進一步包括在介電層171與補償結構160之間的中間層175。中間層175直接鄰接介電層171和補償結構160，并且將介電層171與補償結構160的P型層162分離。提供中間層175中的厚度、雜質(zhì)類型和/或雜質(zhì)濃度梯度，以使得當在η型補償層161與ρ型補償層162之間施加接近半導體器件500的標稱擊穿電壓的反向阻斷電壓時,直接鄰接介電層171的中間層175的至少一部分在朝向介電層171的橫向方向上不含或近似不含橫向電場加速的空穴，以使得沿著界面空穴具有不足以被吸收并且合并到介電層171的介電材料中的能量。
[0042]中間層175阻擋空穴合并到介電層171中。介電層171中的靜止電荷載流子(t匕如所合并的空穴)可能使第一補償層161與第二補償層162之間的標稱補償失諧，其中由于失諧增加，豎向電場梯度變得更陡峭，并且給出標稱擊穿電壓的在第一表面101與第二表面102之間的豎向場梯度上的積分減小。結果，被合并并且定位在介電層171中的空穴降低半導體器件500的擊穿電壓。
[0043]中間層175阻擋空穴合并到介電層171中，并且因此改進標稱擊穿電壓的長期穩(wěn)定性。
[0044]中間層175可以是本征半導體層、η型半導體層或者在直接鄰接介電層171的界面部分中具有減小到本征電荷載流子密度的十倍以下(例如在Si中，在1.5Χ 111CnT3以下)的P型雜質(zhì)濃度的P型半導體層。中間層175的厚度可以是至少5nm并且至多500nm。
[0045]圖2A和圖2B提及利用補償結構160襯連臺面區(qū)150并且利用ρ型補償層162直接鄰接介電層171的常規(guī)方法。當在P型補償層162與η型補償層161之間施加反向阻斷電壓時，補償層161、162從η型補償層161與ρ型補償層162之間的豎向ρη結開始變?yōu)楸缓谋M。
[0046]圖2Β圖解在均勻雜質(zhì)分布下得到的電場。在P型補償層161和η型補償層162這兩者中具有均勻雜質(zhì)分布的突變ρη結的情況下，橫向電場^在？!!結處具有最大值匕_，并且隨著距ρη結的距離增加而線性減小。最大橫向電場強度Etaax取決于補償層161、162中的雜質(zhì)濃度和所施加的反向阻斷電壓。電場既不延伸到本征臺面區(qū)150中，也不延伸到介電層171中。
[0047]在特定操作條件下，例如，在雪崩模式下，可能在補償結構160中生成電子空穴對。橫向電場在介電層171的方向上加速空穴199，其中，加速度是如由圖2Α中的箭頭的長度指示的橫向電場強度的函數(shù)。
[0048]與豎向電場組合，被加速到介電層171的方向上的空穴貢獻于在沿著補償結構160與介電層171之間的界面的電流細絲(filament)中流動的電流。電流細絲中的空穴可以被介電層171的材料吸收并且被合并到介電層171的材料中。所合并的空穴的總電荷逐漸累積。所累積的空穴的總電荷添加到P型補償層162中的補償電荷，由此逐漸使η型補償層161與ρ型補償層162之間的預設補償失諧。例如，在相鄰的補償溝槽之間的5 μ m的中心到中心距離(間距)下，由所吸收的空穴引起的2 X 111CnT2的區(qū)域電荷密度對應于8X 114CnT3的有效ρ型雜質(zhì)濃度，造成預設補償?shù)拿黠@附加失諧并且造成擊穿電壓逐漸降低。
[0049]圖3A和圖3B圖解為了簡化而被假設為本征的中間層175的效果。起因于補償結構160的耗盡的電場實質(zhì)上被局限在補償結構160，并且不延伸到中間層175中。在中間層175中，電場強度僅具有豎向分量,幾乎完全沒有橫向電場使空穴加速進入介電層171的方向的情況?？昭娏骷炔辉谘┍滥Ｊ较卵刂殡妼?71與中間層175之間的界面流動，也不在導電模式下沿著介電層171與中間層175之間的界面流動。與沒有中間層175的情況相比，介電層171吸收并且合并明顯更少的空穴。擊穿電壓在更長的操作時間上保持穩(wěn)定。
[0050]根據(jù)所圖解的實施例，第一導電類型是η型的，第二導電類型是P型的，第一電極結構310是源極電極，并且第二電極結構320是漏極電極。根據(jù)其它實施例，第一導電類型是P型的并且第二導電類型是η型的。
[0051]圖4Α至圖4C圖解用于IGFET和IGBT的控制結構200的實施例?？刂平Y構200基于具有補償結構160的形成相應的IGFET單元的漏極結構部分的第一補償層161的IGFET單元。
[0052]圖4Α示出包括具有提供在半導體部分100外部的柵極電極210的平面FET單元的控制結構200。半導體部分100包括從第一表面101延伸到半導體部分100中的第二導電類型的主體區(qū)帶115。主體區(qū)帶115可以形成在提供在補償溝槽170的在補償溝槽170與第一表面101之間的豎向投影中的半導體主體中。例如，可以通過憑借外延生長或憑借例如通過使用激光對所沉積的半導體層進行局部退火來過度生長先前所形成的補償溝槽170,從而形成半導體主體。
[0053]主體區(qū)帶115可以具有至少I X 115CnT3和至多I X 118CnT3的平均凈雜質(zhì)濃度。每個主體區(qū)帶115可以在結構上連接到補償結構160的被分配給一個補償溝槽170的P型補償層162。在每個主體區(qū)帶115中，第一導電類型的一個或兩個源極區(qū)帶110被形成并嵌入在主體區(qū)帶115中，并且從第一表面101延伸到基底區(qū)帶115中。重摻雜的接觸區(qū)帶117可以在相鄰的源極區(qū)帶110之間延伸到主體區(qū)帶115中，以用于提供在第一電極結構310與主體區(qū)帶115之間的歐姆接觸。
[0054]在每個IGFET單元中，柵極電介質(zhì)205電容性地將柵極電極210與主體區(qū)帶115的溝道部分耦接，以使得施加到柵極電極210的電勢控制第一導電類型的源極區(qū)帶110與鏈接區(qū)帶121之間的溝道部分中的電荷載流子分布。鏈接區(qū)帶121是沿著第一表面101在臺面區(qū)150中形成的并且在結構上與η型補償層161連接。鏈接區(qū)帶121可以直接鄰接第一表面101，以使得在IGFET單元的導電狀態(tài)下，沿著柵極電介質(zhì)205在溝道部分115中所形成的導電溝道通過鏈接區(qū)帶121將源極區(qū)帶110與η型補償層161連接。
[0055]介電結構220包封柵極電極210，并且將柵極電極210與第一電極結構310介電絕緣。第一電極結構310通過在被絕緣的柵極電極結構210之間的開孔電連接到源極區(qū)帶110和接觸區(qū)帶117。
[0056]圖4Β關于在補償溝槽170的豎向投影中在半導體主體中形成主體區(qū)帶115、接觸區(qū)帶117和源極區(qū)帶110與圖4Α的控制結構200對應。與圖4Α相比差別在于，掩埋的柵極電極210形成于在相鄰的補償溝槽170之間延伸到半導體部分100中的柵極溝槽之中。柵極溝槽可以具有與各補償溝槽170之間的臺面區(qū)150相同的寬度。溝道部分沿著豎向柵極電介質(zhì)205在豎向方向上延伸通過主體區(qū)帶115。在每個IGFET單元中，溝道可以形成在源極區(qū)帶110與η型補償層161之間或者形成在源極區(qū)帶110與鏈接區(qū)帶之間，鏈接區(qū)帶具有第一導電類型并且在結構上與第一補償層161連接。
[0057]第一介電結構222將柵極電極210與第一電極結構310介電絕緣，并且第二介電結構224將柵極電極210與臺面區(qū)150介電絕緣。
[0058]圖4C圖解具有IGFET單元的控制結構200，該IGFET單元的柵極電極210、主體區(qū)帶115和源極區(qū)帶110形成在各補償溝槽170之間的臺面區(qū)150中。柵極電極210形成在從第一表面101延伸到臺面區(qū)150中的柵極溝槽中。對于每個IGFET單元，第一介電結構222將柵極電極210與從第一表面101沿著柵極溝槽延伸到臺面區(qū)150中的源極區(qū)帶110分離。第二介電結構224將柵極電極與形成在臺面區(qū)150中并且在結構上連接到η型補償層161的第一導電類型的鏈接區(qū)帶121分離。主體區(qū)帶115形成在臺面區(qū)150的與柵極電極210的豎向延伸對應的豎向區(qū)段中，并且在結構上連接到ρ型補償層162。
[0059]第三介電結構226將第一電極結構310與臺面區(qū)150介電絕緣，并且可以在補償溝槽170的最上部部分中形成插塞。每個插塞密封形成在相對應的補償溝槽170的中心部分中的空氣間隙179，并且保護直接鄰接補償溝槽170的主體區(qū)帶115的側壁。
[0060]圖4Α至圖4C的控制結構200中的每一個可以與如在先前的圖和隨后的圖中圖解的半導體器件500組合。
[0061]圖5Α至圖5C提及提供輕η摻雜的中間層175的實施例。此外，補償結構160包括在η型補償層161與ρ型補償層162之間的本征層165。在要求支持雜質(zhì)的擴散的溫度預算的處理步驟期間，本征層165阻擋ρ型雜質(zhì)從ρ型補償層162擴散到η型補償層161中，并且阻擋η型雜質(zhì)從η型雜質(zhì)層161擴散到ρ型雜質(zhì)層162中。
[0062]如圖5C中所示，在ρ型補償層162與中間層175之間的ρη結處所生成的橫向電場與在η型補償層161與ρ型補償層162之間的相反。中間層175中的橫向電場在遠離介電層171的方向上加速空穴199，如圖5Β所示。在雪崩情況下，空穴電流從中間層175與介電層171之間的界面保持關斷。
[0063]根據(jù)圖6的實施例，中間層175是ρ型層190的一部分，P型層190還包括ρ型補償層162。在到介電層171的距離減小的情況下，ρ型層190中的雜質(zhì)濃度P*減小到本征電荷載流子密度的至多十倍的值(例如零)。
[0064]根據(jù)實施例，ρ型層190中的ρ型雜質(zhì)是硼B(yǎng)原子。沿著半導體材料與氧化硅之間的界面，硼原子傾向于擴散到氧化硅中，以形成硼摻雜的氧化硅材料。硼的擴散造成至少在P型層190的中間層部分中的分級的雜質(zhì)分布P*。結果，半導體材料與介電層171之間的界面保持不含或近似不含任何空穴電流，以使得近似地沒有空穴被合并到介電層171中。
[0065]圖7示出帶有具有沿著第二表面102形成的第二導電類型并且直接鄰接電耦接到集電極端子C的第二電極結構320的集電極層132的IGBT類型的半導體器件500。第一電極結構310電耦接到發(fā)射極端子Ε。根據(jù)該實施例，第一導電類型是η型，并且第二導電類型是P型。
[0066]圖8提及提供半導體二極管的半導體器件500?？刂平Y構200是在臺面區(qū)150的直接鄰接第一表面101并且在結構上與相同導電類型的補償層連接的區(qū)段中所形成的第二導電類型的電極區(qū)帶240。
[0067]在所圖解的實施例中，第一導電類型是η型的，第二導電類型是ρ型的，電極區(qū)帶240提供與ρ型補償層162連接的陽極區(qū)帶，第一電極結構310提供電耦接到陽極端子A的陽極電極，雜質(zhì)層130提供與η型補償層161連接的陰極區(qū)帶，并且第二電極結構320提供電耦接到陰極端子K的陰極電極。
[0068]根據(jù)另一實施例，第一導電類型是p型的，第二導電類型是η型的，電極區(qū)帶240提供與η型補償層161連接的陰極區(qū)帶，第一電極結構提供電耦接到陰極端子K的陰極電極，雜質(zhì)層130提供與P型補償層161連接的陽極區(qū)帶，并且第二電極結構320提供電耦接到陽極端子A的陽極電極。
[0069]雖然已經(jīng)在此圖解并且描述了具體實施例，但是本領域普通技術人員將領會，可以在不脫離本發(fā)明的范圍的情況下，由多種替換和/或等同的實現(xiàn)來代替所示出并且描述的具體實施例。本申請意圖覆蓋在此所討論的具體實施例的任意適配或變形。因此，意圖僅由權利要求及其等同物限制本發(fā)明。
【權利要求】
1.一種超級結半導體器件，包括: 分層的補償結構，包括η型補償層和P型補償層； 介電層，面對P型層； 中間層，插入在所述介電層與所述P型補償層之間，所述分層的補償結構和所述中間層被部署為使得當在所述η型補償層和所述P型補償層之間施加反向阻斷電壓時，在所述介電層的方向上被加速的空穴具有不足以被吸收并且合并到介電材料中的能量。
2.如權利要求1所述的超級結半導體器件，其中，當在所述η型補償層與所述P型補償層之間施加反向阻斷電壓時，直接鄰接所述介電層的所述中間層的至少一部分在所述介電層的方向上不含電場加速的空穴。
3.如權利要求1所述的超級結半導體器件，其中，所述中間層是本征半導體層。
4.如權利要求1所述的超級結半導體器件，其中，所述中間層是具有所述η型補償層中的相對應的橫向區(qū)域電荷密度的至多十分之一的橫向區(qū)域電荷密度的η型半導體層。
5.如權利要求1所述的超級結半導體器件，其中: 所述中間層包含P型雜質(zhì)； 所述中間層中的最大雜質(zhì)濃度不高于所述P型補償層中的最小雜質(zhì)濃度；以及 在到所述介電層的距離減小的情況下，所述中間層中的雜質(zhì)濃度連續(xù)地減小。
6.如權利要求5所述的超級結半導體器件，其中，所述P型雜質(zhì)是硼原子。
7.如權利要求5所述的超級結半導體器件，其中，所述介電層包含摻雜的氧化硅。
8.如權利要求1所述的超級結半導體器件，其中，所述中間層的最小厚度是5nm。
9.如權利要求1所述的超級結半導體器件，其中，所述中間層的最大厚度是500nm。
10.如權利要求1所述的超級結半導體器件，其中，P型層中的區(qū)域電荷密度等于η型層中的區(qū)域電荷密度或者從η型層中的區(qū)域電荷密度偏離至多10%。
11.如權利要求1所述的超級結半導體器件，其中，補償結構包括分離η型層和P型層的本征層。
12.如權利要求1所述的超級結半導體器件，其中，所述分層的補償結構直接鄰接半導體部分的臺面區(qū)的臺面?zhèn)缺?，所述臺面?zhèn)缺谠谒霭雽w部分的第一表面與第一導電類型的雜質(zhì)層之間在對于所述第一表面傾斜的方向上延伸。
13.如權利要求12所述的超級結半導體器件，其中，所述分層的補償結構襯連在所述臺面區(qū)中的兩個之間延伸的補償溝槽，所述臺面區(qū)處在所述第一表面與所述雜質(zhì)層之間。
14.如權利要求13所述的超級結半導體器件，其中，所述分層的補償結構襯連多個補償溝槽。
15.如權利要求13所述的超級結半導體器件，其中，所述介電層、所述中間層以及補償結構的總厚度小于所述補償溝槽的橫向?qū)挾鹊囊话搿?br> 16.如權利要求13所述的超級結半導體器件，其中，補償結構和所述介電層在所述補償溝槽中的每一個的至少一部分中留出空間。
17.如權利要求12所述的超級結半導體器件，其中，所述臺面區(qū)中的凈雜質(zhì)濃度為至多 I X 115Cm 3O
18.如權利要求12所述的超級結半導體器件，進一步包括: 控制結構，包括在結構上與所述P型補償層連接的第二導電類型的主體區(qū)帶，以及通過所述主體區(qū)帶而與所述P型補償層在結構上分離的第一導電類型的源極區(qū)帶；以及 柵極電極，每個柵極電極被電容性地耦接到所述主體區(qū)帶中的一個。
19.如權利要求18所述的超級結半導體器件，其中，在所述補償溝槽的豎向投影中提供所述主體區(qū)帶。
20.如權利要求18所述的超級結半導體器件，其中，在從所述第一表面延伸到所述臺面區(qū)中的柵極溝槽中提供所述柵極電極。
【文檔編號】H01L29/739GK104134685SQ201410179746
【公開日】2014年11月5日 申請日期:2014年4月30日 優(yōu)先權日:2013年5月1日
【發(fā)明者】B.菲舍爾, S.加梅里特, M.施密特, A.維爾梅羅特 申請人:英飛凌科技奧地利有限公司