用于處理絕緣體上半導體結構以提高半導體層厚度均勻度的工藝的制作方法
【專利摘要】本發(fā)明涉及一種用于處理絕緣體上半導體型結構的工藝，該絕緣體上半導體型結構依次包括支撐襯底(1)、介電層(2)和具有小于或等于100nm的厚度的半導體層(3)，所述半導體層(3)被犧牲氧化物層(4)覆蓋，其特征在于該工藝包括以下步驟：在分布在所述結構的表面上的多個點處測量所述犧牲氧化物層(4)和所述半導體層(3)的厚度，以根據(jù)所述測量生成所述半導體層(3)的厚度的繪圖并確定所述半導體層(3)的平均厚度，選擇性刻蝕所述犧牲氧化物層(4)以暴露所述半導體層(3)，以及對所述半導體層(3)執(zhí)行化學刻蝕，根據(jù)所述半導體層(3)的平均厚度的所述繪圖來調整所述化學刻蝕的施加、溫度和/或持續(xù)時間條件，從而在所述測量步驟結束時將所述半導體層(3)至少局部地減薄被識別為高出的厚度的厚度。
【專利說明】用于處理絕緣體上半導體結構以提高半導體層厚度均勻度 的工藝

【技術領域】
[0001] 本發(fā)明涉及一種用于處理絕緣體上半導體型結構的工藝，該絕緣體上半導體型結 構依次包括支撐襯底、介電層和著眼于使該半導體層的厚度標準化、具有小于或等于IOOnrn 厚度的半導體層。

【背景技術】
[0002] 在絕緣體上半導體（SeOI)型結構中，介電掩埋層將該半導體層與支撐襯底電隔 離。
[0003] 在介電層的材料是二氧化硅（SiO2)的情況下，該介電掩埋層通常由術語"氧化掩 埋層"的縮寫B(tài)OX表示。
[0004] 在部分耗盡（PD)SeOI結構中，該介電掩埋層的厚度通常大于IOOnm并且由此足以 確保電性能完整性以及所述層的質量。該半導體層的厚度于是通常在IOOnm到200nm之間。
[0005] 另一方面，在全耗盡（FD)SeOI結構中，該半導體層具有一超薄厚度，也就是說小 于或等于50nm，通常約為12nm并且其可以降低至大約5nm。為了從溝道背面偏振的已證 實優(yōu)勢中獲得益處，該介電掩埋層的厚度還可以降低大約150nm的典型厚度，以降至低于 50nm的數(shù)值，通常為25nm并且其可以下降至5nm。
[0006] 這種結構特別用于制造晶體管、形成在該超薄半導體層之中或之上的未被摻雜的 溝道層。
[0007] 由于該介電掩埋層所具有以及該半導體層的超薄厚度，這些FD SeOI結構具有能 夠精確控制晶體管的溝道、改善短溝道效應以及降低晶體管變化性的優(yōu)點。
[0008] 對于FD SeOI晶體管，由功函數(shù)變化性以及該溝道厚度引起的柵線邊緣粗糙度 (LER)造成了總的變化性結構。
[0009] 在溝道未被摻雜的情況下，該總的變化性不會經(jīng)受隨機摻雜波動（RDF)。
[0010] 因此，形成溝道的半導體層的厚度的均勻度是限制FD SeOI器件的變化性的重要 參數(shù)。
[0011] 就這一點而言，技術參數(shù)包括"晶圓內"均勻度（即，在同一個結構的表面上，所述 結構通常形成為圓形晶圓的形式）和"晶圓至晶圓"均勻度（即，在屬于所有生產批次的所 有結構之間）這兩者。
[0012] 這兩種均勻度條件的組合由層總厚度變化性（LTTV)表達式表示，并且影響FD SeOI結構的制造工藝的參數(shù)，以獲得預期的均勻度。
[0013] 因此，對于FD SeOI應用，把半導體層具有±0. 5nm的量級的總厚度變化性作為目 標，優(yōu)選地在±0. 2nm晶圓至晶圓的量級，即在所有生產批次所形成的各種結構之間。
[0014] 文獻WO 2004/015759涉及基于所述層的選擇性犧牲氧化反應對SeOI的半導體層 的厚度進行修正的工藝。
[0015] 根據(jù)工藝條件，犧牲氧化反應消耗了更大或更小的半導體層厚度。
[0016] 接著通過選擇性刻蝕，通常利用氫氟酸（HF)將該犧牲氧化物層移除。
[0017] 然而，作為此工藝的對象的結構并不僅是FD SeOI結構，而且包括"常規(guī)的"PD SeOI結構。
[0018] 此外，在"批量"型設備（即，在所述設備（例如，反應爐）中多個結構是同時處理 的）中，通過犧牲氧化反應獲得的減薄的精確度的數(shù)量級比根據(jù)期望控制FD SeOI結構上 的均勻度所決定的精確度更大。
[0019] 實際上，由于在設備中溫度不是完全均勻的，因此在同一個結構內和/或從一個 結構到相鄰結構，氧化厚度會變化。
[0020] 因此，在這樣的減薄操作結束時，得到該半導體層厚度的平均為±1至I. 5nm的變 化量。
[0021] 圖1示出了如上所述地以及當應用于ro SeOI的制造時在犧牲氧化反應步驟結束 時，與可以獲得的半導體層的目標厚度et相比的平均厚度e_n的分布。
[0022] 因此有必要定義用于控制該半導體層的平均厚度的處理，其特別適合于FD SeOI 結構的層所需要的精確度。
[0023] 因此本發(fā)明的一個目標是提供用于處理"全耗盡"應用的絕緣體上半導體型結構 的工藝，其使得在整個生產量之上的各種結構之間的半導體層的厚度（晶圓至晶圓厚度） 可以被標準化。
[0024] 通過盡可能小地修改目前的SeOI制造工藝，這種工藝必須能夠在工業(yè)規(guī)模上實 現(xiàn)。
[0025] 所述工藝還必須能夠利用商用和便宜的方式來實現(xiàn)。
[0026] 本發(fā)明的另一目標是提供一種絕緣體上半導體型結構的制造工藝，其使得保證所 制造的結構的良好均勻度成為可能。


【發(fā)明內容】

[0027] 根據(jù)本發(fā)明所提出的是一種用于處理絕緣體上半導體型結構的工藝，該絕緣體上 半導體型結構依次包括支撐襯底、介電層和具有小于或等于IOOnm的厚度的半導體層，所 述半導體層被犧牲氧化物層覆蓋，所述工藝的特征在于其包括以下步驟：
[0028] _在分布在所述結構的表面上的多個點處測量所述犧牲氧化物層和所述半導體 層的厚度，以根據(jù)所述測量生成所述半導體層的厚度的繪圖并確定所述半導體層的平均厚 度，
[0029] -選擇性刻蝕該犧牲氧化物層以暴露該半導體層，以及
[0030] -對所述半導體層執(zhí)行化學刻蝕，根據(jù)所述半導體層的平均厚度的所述繪圖來調 整所述化學刻蝕的施加、溫度和/或持續(xù)時間條件，從而在所述測量步驟結束時將所述半 導體層至少局部地減薄被識別為高出的厚度的厚度。
[0031] 根據(jù)本發(fā)明的一個實施方式，其目標在于將同一批次的各種晶圓之間的半導體層 的厚度標準化，此方法適用于絕緣體上半導體結構的所述批次。
[0032] 如此，在厚度測量結束時，根據(jù)半導體層的平均厚度級別（被定義為在給定的較 低下限和給定的較高上限之間的平均厚度范圍的級別）將該結構分類，并且在相同條件下 對屬于同一級別的所有結構實施化學刻蝕。
[0033] 有利地，通過將同一級別的所有結構同時浸入到化學刻蝕溶液的容器中而實施所 述化學刻蝕。
[0034] 例如，預先定義從3個至6個的平均厚度級別，其可以用于具有從0? 3nm至0? 5nm 的寬度的所述平均厚度級別。
[0035] 根據(jù)本發(fā)明的另一實施方式，其目標在于，從該半導體層的厚度的繪圖開始，在一 個結構之內將該半導體層的厚度標準化，至少一個區(qū)域被確定為具有要被減薄的厚度，以 將所述結構內的該半導體層的厚度標準化。
[0036] 根據(jù)一個實施方式，在半導體層的化學刻蝕期間，對所述層的要被減薄的所述至 少一個區(qū)域進行局部加熱，從而在所述區(qū)域提供更大的減薄。
[0037] 根據(jù)一個實施方式，與前述一個實施方式進行可選地組合，通過在該半導體層的 表面之上進行噴灑將化學刻蝕溶液選擇性地分布，從而將更大量的溶液沉積在要被減薄的 所述至少一個區(qū)域上。
[0038] 根據(jù)一個實施方式，與前述兩個實施方式的一個和/或另一個進行可選地組合， 在半導體層的化學刻蝕期間，該刻蝕溶液施加到要被減薄的所述區(qū)域的持續(xù)時間大于施加 到該層的其余部分的持續(xù)時間。
[0039] 根據(jù)本發(fā)明的另一實施方式，其目標在于，使由同一個工藝制造的不同批次的晶 圓之間的半導體層的厚度標準化，在所述厚度測量結束時，計算所述批次的所述半導體層 的平均厚度，將平均厚度級別分配給所述批次，并且對所述批次整體執(zhí)行所述半導體層的 化學刻蝕，根據(jù)所述平均厚度級別調整所述化學刻蝕的施加、溫度和/或持續(xù)時間條件。
[0040] 根據(jù)本發(fā)明的一個優(yōu)選實施方式，半導體層的所述化學刻蝕是SCl類型（用于表 述標準清潔1的縮寫）。
[0041] 有利地，通過氫氟酸進行犧牲氧化物層的選擇性刻蝕。
[0042] 優(yōu)選地通過橢圓測量術實施該厚度測量。
[0043] 另一主題涉及用于制造絕緣體上半導體型結構的方法，該絕緣體上半導體型結構 依次包括支撐襯底、介電層和具有小于或等于IOOnm的厚度的半導體層。
[0044] 所述方法包括以下步驟：
[0045] _提供被稱為施主襯底的襯底，所述襯底包括所述半導體層，
[0046] -在所述半導體層和/或所述支撐襯底上形成至少一個介電層，
[0047] _將所述支撐襯底粘附地鍵合（adhesive bonding)到所述施主襯底的所述半導 體層，所述至少一個介電層處于鍵合界面處，以形成所述絕緣體上半導體結構的所述介電 層，
[0048]-將所述半導體層轉移至所述支撐襯底，
[0049]-將所述半導體層平滑化，
[0050] -在所述半導體層上形成犧牲氧化物層，
[0051] -按以上所述針對由此形成的結構實施處理。

【專利附圖】

【附圖說明】
[0052] 參照附圖，由以下的詳細說明將顯示出本發(fā)明的其他特征和優(yōu)點，其中：
[0053] -圖1呈現(xiàn)了 ro SeOI型結構的半導體層的平均厚度的分布，
[0054] -圖2是根據(jù)本發(fā)明的處理所施加至的絕緣體上半導體型結構的圖，
[0055] -圖3A至圖3E示意性地示出了能夠制造所述結構的Smart Cut?工藝的主要步 驟，
[0056] -圖4呈現(xiàn)了在絕緣體上半導體結構上、通過橢圓測量術所測量的測量點的分布 的示例，
[0057] -圖5呈現(xiàn)了在根據(jù)本發(fā)明的處理結束時FD SeOI型結構的半導體層的平均厚度 的分布。

【具體實施方式】
[0058] 圖2示意性地例示了用于將半導體層標準化的處理所施加至的絕緣體上半導體 型結構。
[0059] 為了簡化該圖示，各層的各厚度并不按比例示出。
[0060] 該結構依次包括支撐襯底1、介電層2和半導體層3。
[0061] 該支撐襯底1主要充當針對非常薄的半導體層的機械支撐。
[0062] 該支撐襯底可以是或可以不是由半導體材料（例如硅）制造的。
[0063] 該支撐襯底可以是固體襯底或復合襯底（即由各種材料的層疊組成）。
[0064] 該介電層2可以由任何介電材料制造，例如二氧化硅層、氮化二氧化硅層、氮氧化 硅層和/或由二氧化硅、氮化硅和/或氧化鋁組成的疊層。
[0065] 根據(jù)本發(fā)明的一個【具體實施方式】，該介電層2是超薄的，即其厚度小于或等于 150nm，優(yōu)選地小于或等于50nm，更優(yōu)選地小于或等于25nm，或者甚至為5nm的量級。
[0066] 半導體層3由半導體材料制造。
[0067] 優(yōu)選地，該半導體層3由硅（在此示例中該結構由縮寫SOI(用于表示絕緣體上 硅）表示）制造，但是其也可由應變硅（sSi)、硅鍺（SiGe)、應變硅鍺（sSiGe)、鍺、應變鍺 (sGe)或選自III-V族的半導體材料制造。
[0068] 在處理之前該半導體層3的厚度小于100nm。
[0069] 至于期望形成FD SeOI型的結構，用于其的半導體層的厚度小于或等于50nm，通 常為12nm的量級，并且其可以減小至大約5nm，考慮到減薄處理所導致的材料去除，半導體 層最初被形成為比最終目標厚度更厚。
[0070] 這種結構可以有利地由Smart Cut?工藝制造，參照圖3A至3D示出其各步驟。
[0071] 如圖3A所示，提供了襯底30,被稱為施主襯底，包括該半導體層3。
[0072] 該施主襯底30可以是由與半導體層3相同的材料構成的固體襯底，或者是由與半 導體層3不同的材料構成的固體襯底，或者可以是包括至少兩層不同的材料（其中一層包 括層3)的復合襯底。
[0073] 參照圖3B，在施主襯底30上形成介電材料層2。所述介電層將形成SeOI結構的 全部的或部分的介電層。
[0074] 參照圖3C，穿透所述介電層2,向施主襯底30中引入原子種類，由此在與層3的預 期厚度相對應的深度形成弱化區(qū)31。
[0075] 優(yōu)選地，通過注入實施種類的所述引入。
[0076] 參照圖3D，沿著種類被引入的表面，該施主襯底30被粘附地鍵合到該支撐襯底1。
[0077] 在鍵合之前，可以實施本領域技術人員已知的、目的在于提高鍵能（bonding energy)的表面清潔和/或激活步驟。
[0078] 該支撐襯底可以可選地由例如氧化物層（未示出）這樣的介電層覆蓋。
[0079] 在這種情況中，此介電層和在施主襯底30上所形成的介電層共同形成SeOI結構 的介電掩埋層2。
[0080] 當然，在不脫離本發(fā)明的范圍的情況下，還可以采用除了包括半導體層減薄步驟 的Smart Cut?工藝之外的任何工藝。
[0081] 接著，如圖3E所示，沿著弱化區(qū)31分開該施主襯底30,其導致該半導體層3被轉 移至支撐襯底1，該介電層2處于界面處。
[0082] 施主襯底的剩余部分32考慮到其他用途可以有利地進行循環(huán)。
[0083] 由此獲得了 SeOI結構，為了能夠用于電子器件的制造，半導體層3還必須經(jīng)受最 后工序。
[0084] 這些最后工序的目的特別在于減薄所述層3的厚度，并在于降低由粒子的注入和 由分開所導致的粗糙度。
[0085] 因此，在分開之后，通常會執(zhí)行半導體層3的平滑化操作。
[0086] 這種平滑化操作通?？梢岳每焖贌嵬嘶穑≧TA)來執(zhí)行。
[0087] 為了減薄該半導體層3,在所述層上形成犧牲氧化物層4(參照圖2)。
[0088] 此氧化物優(yōu)選地由半導體層3材料的熱氧化物形成，其具有消耗所述層的表面部 分的效果。
[0089] 通常可以通過將要被處理的一批SeOI結構放置到反應爐內并通過在該反應爐內 實現(xiàn)導致該半導體層3的表面氧化的條件來實施該氧化處理。
[0090] 因此，使用的是（〇2或〇2+水蒸汽）的氧化氣氛以及通常在700°C與1200°C之間的 溫度。
[0091] 通過調整此熱氧化的條件（特別是其持續(xù)時間、其組分，取決于氧化反應將在干 氣氛或濕氣氛中、其氣壓以及其溫度），可以調整將被消耗的層3的厚度以及結果所述層3 被減薄所達到的程度。
[0092] 犧牲氧化物層4的厚度通常在10與500nm之間。
[0093] 在根據(jù)圖2的結構（覆蓋有犧牲氧化物層的SeOI結構）上所實施的，是測量分布 在該結構的表面上的特定數(shù)目的點處的該半導體層的厚度。
[0094] 根據(jù)一個優(yōu)選的實施方式，通過橢圓測量術的測量不僅提供了該犧牲氧化物層4 的厚度，還提供了下層半導體層3的厚度。
[0095] 橢圓測量術是本質上用于監(jiān)視氧化爐的校正功能的已知的技術。
[0096] 此技術通常用于測量犧牲氧化物層的厚度值（最小值、平均值和最大值），并且如 果這些值相差甚遠，則提醒進行維護服務，以調整該反應爐的控制以便使得犧牲氧化物層 的厚度標準化。
[0097] 適用于此用途的橢圓測量術的一個非限制性示例是由KLA-Tencor公司參考 ASET-F5X所銷售的機器。
[0098] 反射測量術、并且具體地是X-射線反射測量術（通常由縮寫XRR表示）是用于測 量犧牲氧化物層厚度的其他合適的技術。
[0099] 然而，發(fā)明人已經(jīng)觀察到橢圓測量術和反射測量術還能夠以充分的精確度測量位 于犧牲氧化物層4之下的該半導體層3的厚度，即使所述層4覆蓋半導體層3。
[0100] 為了定義將被施加到半導體層3的標準化處理，所采用的是由該橢圓測量術所提 供的所述層的厚度的測量方法。
[0101] 因而，已經(jīng)常常用于控制氧化反應爐的該測量方法被用于為了獲得補充信息，也 就是說，在該結構表面之上所分布的各個點處的半導體層3的厚度。
[0102] 圖4示出了在具有300mm直徑的圓形襯底上由橢圓測量術所測量的測量點的布置 的示例。在此示例中，有41個測量點。
[0103] 由此獲得了該結構的表面之上的半導體層3的厚度的繪圖。
[0104] 根據(jù)在這些不同的點處所測量的厚度，確定了半導體層的平均厚度。
[0105] 此繪圖和/或此平均厚度使得確定這樣的一個或多個區(qū)域，即，所述一個或多個 區(qū)域與目標厚度相比具有高出的厚度，并且必須經(jīng)受減薄操作以提高半導體層3的厚度的 均勻度。
[0106] 根據(jù)情況，所關注的是"晶圓內"均勻度（即，在同一個結構的表面上，所述結構通 常形成為圓形晶圓的形式）和/或"晶圓至晶圓"均勻度（即，在屬于所有生產批次的所有 結構之間）。
[0107] 在晶圓內均勻度的情況下，所測得的厚度在每個點與期望的最終產品的目標厚度 進行比較，所述目標厚度小于或等于該平均厚度。
[0108] 在此情況下，該區(qū)域或該多個區(qū)域、因而其中半導體層3的厚度大于目標厚度的 該區(qū)域或該多個區(qū)域將被減薄，高出的厚度對應于測量的厚度與目標厚度之間的差異。因 此此時問題是晶圓的一個或更多個"局部"高出的厚度。
[0109] 在晶圓至晶圓均勻度的情況下，將在各個測量點所測得的半導體層3的厚度的平 均值與目標平均厚度進行比較。
[0110] 在此情況下，將被減薄的晶圓因此是半導體層3的平均厚度大于該目標平均厚度 的晶圓，所述高出的厚度對應于這兩個平均厚度之間的差值。因此，此時問題是晶圓的"總 體"高出的厚度。
[0111] 為了在一個晶圓內以局部方式減薄這些區(qū)域或者為了整體減薄該晶圓，首先執(zhí)行 該犧牲氧化物層4的選擇性刻蝕。
[0112] 為了此目的，采用了適用于刻蝕該犧牲氧化物且不會侵蝕層3的半導體材料的刻 蝕劑。
[0113] 通常，如果層4由二氧化硅制造，那么采用氫氟酸（HF)作為刻蝕劑。
[0114] 當然，本領域技術人員能夠根據(jù)犧牲氧化物層和半導體層的相應的材料來選取任 何適合的其他刻蝕劑。
[0115] 一旦移除了該層4,則執(zhí)行該半導體層的化學刻蝕。
[0116] 根據(jù)本發(fā)明的一個優(yōu)選的實施方式，所述刻蝕是SCl類型的刻蝕。
[0117] 此SCl刻蝕利用包括氫氧化銨（NH4OH)、過氧化氫（H2O 2)和水（H2O)的混合物的溶 液來實現(xiàn)，其典型的比例是1/1/1至4/4/1的重量濃度。
[0118] 有利地，該溶液保持在40°C與80°C之間的溫度下。
[0119] SCl刻蝕具有導致半導體層3的表面氧化的效果，并且因此消耗了所述層的少量 厚度，同時消耗了由此產生的氧化物。
[0120] 所消耗的厚度取決于溶液的組分和溫度以及施加到該層3的溶液總量和刻蝕的 持續(xù)時間。
[0121] 本領域技術人員能夠確定該SCl溶液的組分以及所施加的溫度和持續(xù)時間，以將 該半導體層減薄預期的厚度。
[0122] 通常，此消耗的厚度是數(shù)納米的量級并且可以控制在零點幾納米之內。
[0123] 該SCl溶液通常用于半導體襯底的處理，以通過清除污染物以清潔其表面。
[0124] 該清潔所產生的刻蝕因而具有不良的影響。
[0125] 然而在本發(fā)明中，該SCl溶液不用于以清潔該半導體層為宗旨而是以對其進行刻 蝕從而將其減薄為宗旨。
[0126] 透過該犧牲氧化物層4采用該橢圓測量術的一個優(yōu)點是，可以使HF刻蝕和SCl刻 蝕步驟直接地相繼執(zhí)行，這簡化了該工藝。
[0127] 如果無法穿透該犧牲氧化物層4來進行該半導體層3的厚度測量，則在對該半導 體層3的厚度進行測量之前，確實有必要移除該犧牲氧化物層4,而且僅能接著通過SCl來 進行該特定的減薄，這將會導致更多的晶圓處理操作。
[0128] 根據(jù)一個實施方式，每個晶圓被浸入到包括刻蝕溶液的容器內。
[0129] 此實施方式更具體地適用于期望整體減薄的晶圓的處理，該溶液具有消耗在該晶 圓的整個表面上的半導體層的基本均勻的厚度的效果。
[0130] 如下面詳細說明的，此刻蝕的條件對于同一個產品批次的所有晶圓不相同，而是 依據(jù)每個晶圓的半導體層的平均厚度進行調整。
[0131] 因此，根據(jù)本發(fā)明的一個實施方式，將從同一個批次得到的結構進行分類，以根據(jù) 預定的平均厚度級別將它們重新編組。
[0132] 例如，定義了 5個平均厚度級別，其能夠用作所缺乏的較低下限和較高上限的兩 個極端的級別，并且以相等的幅度、以零點幾納米的幅度（例如，以從〇. 3 nm至0. 5nm的幅 度）平均厚度范圍定義出中間級別。
[0133] 接下來應用于同一個級別的所有晶圓的是相同的SCl刻蝕，但是它與應用于另一 級別的晶圓的刻蝕不同。
[0134] 為此，同一個級別的晶圓同時浸入在同一個SCl溶液的容器中。
[0135] 僅當做指示，下面的表格指示了對于5個平均厚度級別的SCl刻蝕的持續(xù)時間和 由所述處理所消耗的半導體層（在此示例中，其由硅制造）的厚度，其是由實驗確定的。

【權利要求】
1. 一種用于處理絕緣體上半導體型結構的工藝，該絕緣體上半導體型結構依次包括支 撐襯底（1)、介電層（2)和具有小于或等于lOOnm的厚度的半導體層（3)，所述半導體層（3) 被犧牲氧化物層（4)覆蓋，其特征在于該工藝包括以下步驟： -在分布在所述結構的表面上的多個點處測量所述犧牲氧化物層（4)和所述半導體層 (3)的厚度，以根據(jù)所述測量生成所述半導體層（3)的厚度的繪圖并確定所述半導體層（3) 的平均厚度， -選擇性刻蝕所述犧牲氧化物層（4)以暴露所述半導體層（3)，以及 -對所述半導體層（3)執(zhí)行化學刻蝕，根據(jù)所述半導體層（3)的平均厚度的所述繪圖來 調整所述化學刻蝕的施加、溫度和/或持續(xù)時間條件，從而在所述測量步驟結束時將所述 半導體層（3)至少局部地減薄被識別為高出的厚度的厚度。
2. 根據(jù)權利要求1所述的工藝，所述工藝應用于批次的絕緣體上半導體結構，其特征 在于，在厚度測量結束時，依據(jù)所述半導體層（3)的平均厚度級別對所述結構進行分類，并 且對屬于同一個級別的所有結構在相同條件下執(zhí)行化學刻蝕。
3. 根據(jù)權利要求2所述的工藝，其特征在于，通過將同一個級別的所有結構同時浸入 化學刻蝕溶液的容器中來執(zhí)行所述化學刻蝕。
4. 根據(jù)權利要求2和3中任一項所述的工藝，其特征在于，預先定義了從3個至6個的 平均厚度級別。
5. 根據(jù)權利要求2至4中任一項所述的工藝，其特征在于，所述平均厚度級別具有從 0? 3nm至0? 5nm的寬度。
6. 根據(jù)權利要求1所述的工藝，其特征在于，從所述半導體層（3)的厚度的所述繪圖開 始，將至少一個區(qū)域確定為具有要被減薄的高出的厚度，以在所述結構內將所述半導體層 (3)的厚度標準化。
7. 根據(jù)權利要求6所述的工藝，其特征在于，在所述半導體層（3)的所述化學刻蝕期 間，對所述層（3)的要被減薄的所述至少一個區(qū)域進行局部加熱，以在所述區(qū)域提供更大 的減薄。
8. 根據(jù)權利要求6和7中任一項所述的工藝，其特征在于，通過在所述半導體層（3)的 表面上進行噴灑，所述化學刻蝕溶液被選擇性地分布，以將更大量的溶液沉積在要被減薄 的所述至少一個區(qū)域上。
9. 根據(jù)權利要求6至8中任一項所述的工藝，其特征在于，在所述半導體層（3)的所述 化學刻蝕期間，所述刻蝕溶液被施加到要被減薄的所述區(qū)域的持續(xù)時間大于施加到所述層 (3)的其余部分的持續(xù)時間。
10. 根據(jù)權利要求1所述的工藝，所述工藝在針對絕緣體上半導體型結構的批次制造 的工藝中實現(xiàn)，其目的是，使構成所述批次的結構的所述半導體層（3)的平均厚度相對于 由同一工藝制造的另一批次的半導體層（3)的平均厚度標準化，其特征在于，在所述厚度 測量結束時，計算所述批次的所述半導體層（3)的平均厚度，將平均厚度級別分配給所述 批次，并且對所述批次整體執(zhí)行所述半導體層（3)的化學刻蝕，根據(jù)所述平均厚度級別調 整所述化學刻蝕的施加、溫度和/或持續(xù)時間條件。
11. 根據(jù)權利要求1至10中的一項所述的工藝，其特征在于，所述半導體層（3)的所述 化學刻蝕是SCI類型。
12. 根據(jù)權利要求1至11中的一項所述的工藝，其特征在于，由氫氟酸執(zhí)行所述犧牲氧 化物層（4)的所述選擇性刻蝕。
13. 根據(jù)權利要求1至12中的一項所述的工藝，其特征在于，通過橢圓測量術進行所述 厚度測量。
14. 一種用于制造絕緣體上半導體型結構的工藝，所述絕緣體上半導體型結構依次包 括支撐襯底（1)、介電層（2)和具有小于或等于lOOnm的厚度的半導體層（3)，所述工藝包 括以下步驟： _提供被稱為施主襯底的襯底，所述襯底包括所述半導體層（3)， -在所述半導體層和/或所述支撐襯底（1)上形成至少一個介電層， -將所述支撐襯底（1)粘附地鍵合到所述施主襯底的所述半導體層（3)，所述至少一個 介電層處于鍵合界面處，以形成所述絕緣體上半導體結構的所述介電層（2)， -將所述半導體層（3)轉移至所述支撐襯底（1)， -將所述半導體層（3)平滑化， -在所述半導體層（3)上形成犧牲氧化物層（4)， 所述工藝的特征在于，在由此形成的所述結構上執(zhí)行根據(jù)權利要求1至13中的一項所 述的處理。
【文檔編號】H01L21/66GK104380447SQ201380026524
【公開日】2015年2月25日 申請日期:2013年5月1日 優(yōu)先權日:2012年5月25日
【發(fā)明者】沃爾特·施瓦岑貝格, 卡里納·杜雷特, F·博迪特 申請人:索泰克公司