一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)的制作方法
【專利摘要】一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)，該結(jié)構(gòu)層從上至下包括玻璃層(31)、支撐結(jié)構(gòu)層(32)、空腔層(33)、硅基層(34)、金屬層(35)與阻焊層(36)，其特征在于，所述支撐結(jié)構(gòu)層(32)、硅基層(34)與金屬層(35)的邊緣被所述阻焊層(36)包裹；且該結(jié)構(gòu)的邊緣僅包括所述玻璃層(31)與所述阻焊層(36)。
【專利說明】一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體產(chǎn)品制造工藝技術(shù)，尤其涉及一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)。
【背景技術(shù)】
[0002]近年來半導(dǎo)體產(chǎn)業(yè)飛速發(fā)展，大量產(chǎn)品投入市場(chǎng)，不僅刺激了半導(dǎo)體設(shè)計(jì)產(chǎn)業(yè)的進(jìn)步，芯片的制造工藝也隨之不斷進(jìn)行技術(shù)革新。半導(dǎo)體芯片生產(chǎn)的重要步驟包括將芯片按照層次疊加，形成功能完整的集成電路芯片。如圖1所示，是已經(jīng)完成生產(chǎn)的集成電路芯片，以TSV (硅通孔)封裝為例，芯片結(jié)構(gòu)按照從上至下的順序包括:玻璃層11、支撐部件層12、中空層13、硅基層14、金屬層15、阻焊層16。在芯片邊緣至少有4層由不同成分組成的層，如圖2所示，包括玻璃層11、支撐部件層12、硅基層14、阻焊層16及三條連接縫隙17。
[0003]上述現(xiàn)有技術(shù)至少存在以下缺點(diǎn):
[0004]在完成芯片生產(chǎn)和劃片步驟后，現(xiàn)有技術(shù)普遍使用鑷子或者其他工具夾取的方式將芯片移出制備平臺(tái)，放置在其他容器中。在夾取過程中，鑷子等工具極易嵌入到不同成分層的連接縫隙處，導(dǎo)致芯片邊緣的損壞，或者將其他雜質(zhì)，如灰塵或者水汽等摻雜到成分層之間，使芯片完全報(bào)廢，造成半導(dǎo)體集成電路芯片良率降低，增加生產(chǎn)成本。并且，這種封裝形式的芯片在切割時(shí)，需要刀具對(duì)多層成分進(jìn)行切割，刀具磨損率高。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的是提供一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)，降低了芯片的損壞率，提高了良率；且降低了切割時(shí)的刀具磨損率。
[0006]本實(shí)用新型的目的是通過以下技術(shù)方案實(shí)現(xiàn)的:
[0007]一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)，從上至下排列的玻璃層31、支撐結(jié)構(gòu)層32、空腔層33、硅基層34、金屬層35與阻焊層36，其中，所述空腔層33位于所述支撐結(jié)構(gòu)層32的中間；所述支撐結(jié)構(gòu)層32、硅基層34與金屬層35的邊緣被所述阻焊層36包裹。
[0008]由上述本實(shí)用新型提供的技術(shù)方案可以看出，通過采用阻焊層包裹支撐結(jié)構(gòu)層、硅基層與金屬層邊緣的方式，可有效的減少半導(dǎo)體芯片邊緣的層數(shù)，從而減少邊緣的縫隙，進(jìn)而降低鑷子等工具嵌入縫隙的幾率，并且即使在夾取過程中，鑷子對(duì)外包在支撐結(jié)構(gòu)層、硅基層和金屬層外的阻焊層有輕微的損壞，也不會(huì)影響芯片的功能和性能，從而降低芯片的損壞率，提高良率；另外，在半導(dǎo)體芯片晶圓切割時(shí)，由于切割部分僅為阻焊層和玻璃層，節(jié)省了刀具的磨損，降低了成本，又由于切割道內(nèi)不同物質(zhì)層數(shù)的減少，切割中對(duì)芯片的損傷減少，提聞了良率。
【專利附圖】

【附圖說明】
[0009]為了更清楚地說明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他附圖。
[0010]圖1為本實(shí)用新型【背景技術(shù)】部分提供的現(xiàn)有技術(shù)中半導(dǎo)體芯片封裝結(jié)構(gòu)示意圖；
[0011]圖2為本實(shí)用新型【背景技術(shù)】部分提供的現(xiàn)有技術(shù)中半導(dǎo)體芯片封裝結(jié)構(gòu)的邊緣示意圖；
[0012]圖3為本實(shí)用新型實(shí)施例一提供的一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)的示意圖；
[0013]圖4為本實(shí)用新型實(shí)施例一提供的一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)的邊緣示意圖；
[0014]圖5為本實(shí)用新型實(shí)施例一提供的又一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)的邊緣示意圖；
[0015]圖6為本實(shí)用新型實(shí)施例一提供的一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)的相鄰芯片不意圖；
[0016]圖7為本實(shí)用新型實(shí)施例一提供的一種改善半導(dǎo)體芯片封裝可靠性結(jié)構(gòu)的制備過程的流程圖。
【具體實(shí)施方式】
[0017]下面結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型的保護(hù)范圍。
[0018]實(shí)施例一
[0019]圖3為本實(shí)用新型實(shí)施例一提供的一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)的示意圖。如圖3所示,該結(jié)構(gòu)主要包括:
[0020]從上至下排列的玻璃層31、支撐結(jié)構(gòu)層32、空腔層33、硅基層34、金屬層35與阻焊層36，其中，所述空腔層33位于所述支撐結(jié)構(gòu)層32的中間；所述支撐結(jié)構(gòu)層32、硅基層34與金屬層35的邊緣被所述阻焊層36包裹。
[0021]另外，所述支撐結(jié)構(gòu)層32成分主要包括:環(huán)氧基樹脂、硅基樹脂與苯丙環(huán)丁烯樹脂及其他可固化樹脂。所述金屬層35成分主要包括:銅、鎳或者金。
[0022]上述結(jié)構(gòu)采用了阻焊層包裹支撐結(jié)構(gòu)層、硅基層與金屬層邊緣的方式，可有效的減少半導(dǎo)體芯片邊緣的層數(shù)，從而減少邊緣的縫隙。該結(jié)構(gòu)的邊緣示意圖可參見圖4，由圖4可知，該結(jié)構(gòu)的邊緣僅包括所述玻璃層31與所述阻焊層36，且僅存在一條連接縫隙37。
[0023]采用上述封裝結(jié)構(gòu)，能夠降低芯片在被夾取時(shí)的損壞率。與現(xiàn)有的技術(shù)的邊緣封裝結(jié)構(gòu)比較，現(xiàn)有技術(shù)中集成電路芯片邊緣至少有3條連接縫隙，在夾取過程中，鑷子等工具極易嵌入到不同成分層的連接縫隙處，導(dǎo)致芯片邊緣的損壞，或者將其他雜質(zhì)，如灰塵或者水汽等摻雜到成分層之間，使芯片完全報(bào)廢。本實(shí)用新型實(shí)施例提供的封裝結(jié)構(gòu)僅存在一條縫隙，能夠顯著降低鑷子等工具嵌入縫隙的幾率，并且即使在夾取過程中，鑷子對(duì)外包在支撐結(jié)構(gòu)層、硅基層和金屬層外的阻焊層有輕微的損壞，也不會(huì)影響芯片的功能和性能，從而降低芯片的損壞率，提高良率。另外，在半導(dǎo)體芯片晶圓切割時(shí)，由于切割部分僅為阻焊層和玻璃，節(jié)省了刀具的磨損，降低了成本，又由于切割道內(nèi)不同物質(zhì)層數(shù)的減少，切割中對(duì)芯片的損傷減少，提聞了良率。
[0024]進(jìn)一步的，在半導(dǎo)體芯片晶圓切割時(shí)，為進(jìn)一步節(jié)省刀具的磨損，可對(duì)所述阻焊層的邊緣進(jìn)行蝕刻。如圖5所示，通過蝕刻阻焊層36，使該阻焊層36短于所述玻璃層31 (蝕刻的厚度可根據(jù)實(shí)際情況來確定)，并使得所述阻焊層36與所述玻璃層31的邊緣形成一蝕刻凹槽38。如圖6所示，當(dāng)通過上述方式處理后，相鄰的兩塊半導(dǎo)體芯片之間的蝕刻凹槽38會(huì)進(jìn)一步降低刀片磨損率。
[0025]以上為本實(shí)用新型實(shí)施例提供的封裝結(jié)構(gòu)的主要組成及各層次的結(jié)構(gòu)關(guān)系，為便于理解，下面結(jié)合附圖7針對(duì)該封裝結(jié)構(gòu)的制備過程做詳細(xì)介紹。
[0026]圖7為本實(shí)用新型提供的一種改善半導(dǎo)體芯片封裝可靠性結(jié)構(gòu)的制備過程的流程圖。如圖7所示，該封裝結(jié)構(gòu)的制備過程主要包括如下步驟:
[0027]步驟71、在半導(dǎo)體芯片的金屬層上涂覆光刻膠，并確保光刻膠的邊緣短于所述金屬層。
[0028]步驟72、由所述光刻膠上方，并沿光刻膠邊緣開始蝕刻，將所述金屬層及金屬層上方的硅基層與支撐結(jié)構(gòu)層的邊緣蝕刻直至與所述金屬層下方的阻焊層邊緣平齊。
[0029]通過步驟71可確保由光刻膠保護(hù)的金屬層、硅基層、支撐結(jié)構(gòu)層部分不受蝕刻影響，本步驟僅蝕刻金屬層、硅基層、支撐結(jié)構(gòu)層的邊緣。
[0030]步驟73、去除所述金屬層上的光刻膠，并在蝕刻后的所述金屬層、硅基層與支撐結(jié)構(gòu)層的邊緣填充阻焊層，使所述阻焊層包裹所述金屬層、硅基層與支撐結(jié)構(gòu)層的邊緣，且與該半導(dǎo)體芯片最上方的玻璃層平齊。
[0031]通過步驟71-步驟73，就能夠有效降低芯片在被夾取和移動(dòng)時(shí)的損壞率，提高產(chǎn)品良率。此外，在半導(dǎo)體芯片晶圓切割時(shí)，會(huì)因?yàn)樾枨懈畈糠种挥凶韬笇雍筒Ａ?，變的更容易切割，?jié)省了刀具的磨損，降低了成本，又因?yàn)榍懈畹纼?nèi)不同物質(zhì)層數(shù)的減少，切割中對(duì)芯片的損傷減少，提聞了良率。
[0032]進(jìn)一步的，在半導(dǎo)體芯片晶圓切割時(shí)，為進(jìn)一步節(jié)省刀具的磨損，可對(duì)阻焊層的邊緣進(jìn)行蝕刻。通過蝕刻阻焊層，使該阻焊層短于所述玻璃層(蝕刻的厚度可根據(jù)實(shí)際情況來確定)，并使得所述阻焊層與所述玻璃層的邊緣形成一蝕刻凹槽。當(dāng)通過上述方式處理后，相鄰的兩塊半導(dǎo)體芯片之間的蝕刻凹槽會(huì)進(jìn)一步降低刀片磨損率。
[0033]蝕刻凹槽可采用干法蝕刻或者濕法蝕刻，優(yōu)選的，使用干法蝕刻，這種蝕刻方法可有效控制僅蝕刻阻焊層進(jìn)一步降低分片切割時(shí)的切割時(shí)間和刀片磨損率。此外，這種切割槽的蝕刻，僅需蝕刻出與芯片分片切割規(guī)格相吻合的部分，蝕刻面積小，成本低，不影響整體封裝成本。
[0034]以上所述，僅為本實(shí)用新型較佳的【具體實(shí)施方式】，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本實(shí)用新型披露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。因此，本實(shí)用新型的保護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種改善半導(dǎo)體芯片封裝可靠性的結(jié)構(gòu)，該結(jié)構(gòu)層從上至下包括玻璃層(31)、支撐結(jié)構(gòu)層(32)、空腔層(33)、硅基層(34)、金屬層(35)與阻焊層(36)，其特征在于，所述支撐結(jié)構(gòu)層(32)、硅基層(34)與金屬層(35)的邊緣被所述阻焊層(36)包裹；且該結(jié)構(gòu)的邊緣僅包括所述玻璃層(31)與所述阻焊層(36)。
2.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述阻焊層(36)的邊緣短于所述玻璃層(31)，使得所述阻焊層(36)與所述玻璃層(31)的邊緣形成一蝕刻凹槽(38)。
3.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述金屬層(35)成分包括:銅、鎳或者金。
【文檔編號(hào)】H01L23/538GK203707118SQ201320699351
【公開日】2014年7月9日 申請(qǐng)日期:2013年11月6日 優(yōu)先權(quán)日:2013年11月6日
【發(fā)明者】馮建中, 唐冕 申請(qǐng)人:北京思比科微電子技術(shù)股份有限公司