硅基射頻濾波電容排的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種硅基射頻濾波電容排，屬于半導(dǎo)體器件領(lǐng)域。本實(shí)用新型自下而上包括下電極、低阻硅襯底、薄膜介質(zhì)和上電極；所述上電極由一系列獨(dú)立的電極條組成，所述電極條呈條狀并列縱貫于薄膜介質(zhì)上，下電極可通過(guò)金錫燒結(jié)或?qū)щ娔z粘接實(shí)現(xiàn)接地，上電極的各個(gè)線條的兩端可以通過(guò)鍵合工藝連接到外圍其他電路，實(shí)現(xiàn)對(duì)地并聯(lián)的高頻濾波功能。本實(shí)用新型在硅基上集成電極條，電極條的端口與常用的微波控制電路芯片端子相對(duì)應(yīng)，可作為微波電路與控制電路芯片的過(guò)渡元件，特別適合為多芯片微波組件中的幅相控制電路做濾波，并很好實(shí)現(xiàn)濾波性能；本實(shí)用新型還可以明顯降低射頻信號(hào)引入的干擾，在多通道組件中能夠提高通道的隔離度。
【專利說(shuō)明】硅基射頻濾波電容排
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體器件領(lǐng)域。
【背景技術(shù)】
[0002]芯片電容廣泛應(yīng)用于混合集成電路、多芯片微波組件(MCM)、以及微波射頻電路的封裝測(cè)試中，主要用于射頻信號(hào)的濾波、隔直等功能。目前主流的產(chǎn)品是基于高階陶瓷材料的陶瓷芯片電容和硅基的MOS電容。
[0003]隨著技術(shù)的發(fā)展，小型化、集成化成為射頻微波組件發(fā)展方向。特別是隨著機(jī)載、彈載、星載等應(yīng)用領(lǐng)域，特別是相控陣體制的雷達(dá)接收和發(fā)射組件，對(duì)小型化的要求越來(lái)越高。小型化、集成化的發(fā)展主要體現(xiàn)在以下兩個(gè)方面:(1)多芯片的集成，包托多個(gè)芯片(包括多功能芯片)的組裝，通過(guò)將多個(gè)芯片集成在一個(gè)封裝模塊內(nèi)實(shí)現(xiàn)小型化；(2)多通道的集成，及以前將多個(gè)獨(dú)立的通道模塊組合成整機(jī)模塊，變成將多個(gè)通道集成在一起。這兩個(gè)方面往往要同時(shí)滿足。多芯片的集成要求器件以裸芯片的形式進(jìn)行應(yīng)用，適合于微組裝工藝中的燒結(jié)、粘接、鍵合等工藝技術(shù)。多通道的集成，要在更小的空間內(nèi)集成更多的元器件，而且在更小的空間內(nèi)電磁輻射、干擾等問(wèn)題更加嚴(yán)重，通道間的隔離問(wèn)題更加突出，如果通道隔離問(wèn)題解決不好就會(huì)使得系統(tǒng)指標(biāo)下降甚至完全不能應(yīng)用。微波多芯片組件中尤其是幅度、相位控制的數(shù)控移相器、數(shù)控衰減器芯片的應(yīng)用中控制線往往很多、很密集，通常的互聯(lián)線需要在PCB或陶瓷等上制作很密的線條，要求精度高，而且容易引入互擾，在多通道的組件中共用的控制線會(huì)造成控制通道間信號(hào)的泄露，影響整機(jī)的性能。
[0004]現(xiàn)有芯片電容技術(shù)中存在如下問(wèn)題:
[0005]I)傳統(tǒng)的芯片電容主要是分立的方式，在需要多個(gè)電容應(yīng)用時(shí)要多個(gè)單獨(dú)電容排列在一起，占用較大面積空間。
[0006]2)傳統(tǒng)的微波電路中控制芯片與微波射頻芯片的連接往往采用陶瓷Al2O3陶瓷基板或復(fù)合介質(zhì)電路板，由于電介質(zhì)常數(shù)低、不能做的電極的介質(zhì)不能做的很薄，不能對(duì)微波輻射干擾進(jìn)行很好的抑制。
實(shí)用新型內(nèi)容
[0007]本實(shí)用新型提供了一種針對(duì)多芯片微波組件開(kāi)發(fā)的硅基射頻濾波電容排，本實(shí)用新型可作為微波電路與控制電路芯片的過(guò)渡元件，特別適合為多芯片微波組件中的幅相控制電路做濾波，可以明顯降低射頻信號(hào)引入的干擾，在多通道組件中能夠提高通道的隔離度。
[0008]本實(shí)用新型采用的技術(shù)方案為:一種硅基射頻濾波電容排，自下而上包括下電極、低阻硅襯底、薄膜介質(zhì)和上電極；所述上電極由一系列獨(dú)立的電極條組成，所述電極條呈條狀并列縱貫于薄膜介質(zhì)上，所述電極條的端口 A和端口 B分別位于薄膜介質(zhì)相對(duì)的兩端。
[0009]所述電極條呈直線狀或折線狀。
[0010]各電極條的端口 A等距并行排列，端口 B也為等距并行排列。[0011]所述端口 A之間的距離為:0.15mm，端口 B之間的距離為:0.25mm。
[0012]所述上電極的四周與薄膜介質(zhì)的四周邊緣之間保留有至少0.02mm的區(qū)域。
[0013]所述低阻硅襯底的電阻率為0.001 1-0.00 13 Q? cm3，或 0.002-0.003(2 < cm3，介電常數(shù)為 11.7。
[0014]所述薄膜介質(zhì)力雙層介質(zhì)層。
[0015]采用上述技術(shù)方案取得的技術(shù)進(jìn)步為:本實(shí)用新型在硅基上集成電極條，電極條的端口與常用的數(shù)控衰減器、數(shù)控移相器、驅(qū)動(dòng)器芯片的控制端子相對(duì)應(yīng)，可以作為微波電路與控制電路芯片的過(guò)渡元件，特別適合為多芯片微波組件中的幅相控制電路做濾波，并很好實(shí)現(xiàn)濾波性能；本發(fā)明從S波段到毫米波段都有很好的射頻濾波性能，用一級(jí)電容排能夠增加射頻抑制25dB以上；本實(shí)用新型還可以明顯降低射頻信號(hào)引入的干擾，在多通道組件中能夠提高通道的隔離度。
【專利附圖】

【附圖說(shuō)明】
[0016]圖1為本發(fā)明實(shí)施例1結(jié)構(gòu)的主視圖；
[0017]圖2為圖1的仰視圖；
[0018]圖3為實(shí)施例2的主視圖；
[0019]圖4為實(shí)施例2的應(yīng)用連接圖；
[0020]其中，1、薄膜介質(zhì)，2、電極條，3、低阻硅襯底，4、下電極，C、微波控制芯片，D、驅(qū)動(dòng)控制芯片。
【具體實(shí)施方式】`
[0021]實(shí)施例1
[0022]由圖1和圖2所示可知，硅基射頻濾波電容排，自下而上包括下電極4、低阻硅襯底
3、薄膜介質(zhì)I和上電極；所述上電極由一系列獨(dú)立的電極條2組成，所述電極條2呈條狀并列縱貫于薄膜介質(zhì)I上，所述電極條2呈條狀，電極條2的兩個(gè)端口分別位于薄膜介質(zhì)I上相對(duì)的兩側(cè)，即若端口 A位于薄膜介質(zhì)I的上端，那么端口 B就位于其下端。各電極條2之間并行排列，各電極條2之間距離相等(當(dāng)然也可以不等)，根據(jù)實(shí)際情況進(jìn)行設(shè)置；下電極4可通過(guò)金錫燒結(jié)或?qū)щ娔z粘接實(shí)現(xiàn)接地，上電極的電極條2的兩端口 -端口 A和端口 B可以通過(guò)鍵合工藝連接到外圍其他電路，實(shí)現(xiàn)對(duì)地并聯(lián)的高頻濾波功能。
[0023]所述端口 A之間的距離為:0.15mm，端口 B之間的距離為:0.25mm。
[0024]所述低阻硅襯底3的電阻率為0.0011-0.0013 Q * cm3，介電常數(shù)為11.7。
[0025]所述下電極4由依次沉積的Ti/Ni/Au形成，厚度范圍分別為:
[0026]800 A±50A, 1000OA土iOOA, 4000A±i00A:.[0027]所述薄膜介質(zhì)I為雙層介質(zhì)層，依次為SiN/Si02，厚度為
[0028]ri0(U±100_i, 220A±20A,此厚度適用于110V電壓，厚度為I
[0029]L100A± 100A, 900A±50A,此厚度適用于 220V 電壓。
[0030]上電極采用依次沉積的Au/Pt/TiW/Ti，厚度依次為:
[0031]700A±50A.300A±50A, I300A±50A, 300A土50A:其中，Au 為導(dǎo)電層。[0032]所述上電極的四周與薄膜介質(zhì)I的四周邊緣之間保留有至少0.02mm的區(qū)域。
[0033]傳統(tǒng)的電容結(jié)構(gòu)大多正方形或接近于正方形的矩形，而采用條形的電極條2的設(shè)計(jì)，其原因是可以歸結(jié)為如下兩點(diǎn):第一、利用射頻信號(hào)在電容器的縱向傳輸方向的長(zhǎng)度效應(yīng)提高濾波性能；第二、一般微波數(shù)控衰減器和數(shù)控移相器、驅(qū)動(dòng)芯片控制加電端子的間距比較小，常規(guī)的多個(gè)分離電容并排要占用很大面積，并且鍵合線拉的很寬，不便于操作。本電容排的每個(gè)電極條2的控制端口與這些芯片的控制位很接近，應(yīng)用方便。
[0034]實(shí)施例2
[0035]由圖3所示可知，與實(shí)施例1不同的是，所述電極條2呈折線形條狀，各電極條2的端口 A等距并行排列，端口 B也為等距并行排列，且各電極條2的端口 A之間的距離大于端口 B之間的距離。所述端口 A之間的距離為:0.2mm，端口 B之間的距離為:0.35mm。
[0036]這樣設(shè)置端口 A和端口 B的目的是為了配合不同型號(hào)控制端口的各種微波控制芯片。
[0037]所述上電極的四周與薄膜介質(zhì)I的四周邊緣之間保留有0.025mm的區(qū)域。
[0038]所述低阻硅襯底3的電阻率為0.002-0.003 Ω.cm3，介電常數(shù)為11.7。
[0039]圖4所示為實(shí)施例2作為連接件連接微波控制芯片C和驅(qū)動(dòng)控制芯片D的連接圖。由此圖可以看出，本實(shí)用新型很方便的將微波控制芯片C和驅(qū)動(dòng)控制芯片D連接了起來(lái)，且占用的面積很小，連接關(guān)系也很清楚。
[0040]本實(shí)用新型中電極條2的數(shù)量、形狀以及端口之間的間距、上電極與薄膜介質(zhì)I邊緣之間的距離等參數(shù)均可以根據(jù)實(shí)際需求進(jìn)行設(shè)置。
[0041]本實(shí)用新型在硅基上集成電極條2，電極條2的端口與常用的數(shù)控衰減器、數(shù)控移相器、驅(qū)動(dòng)器芯片的控制端子相對(duì)應(yīng)，可以作為微波電路與控制電路芯片的過(guò)渡元件，特別適合為多芯片微波組件中的幅相控制電路做濾波，并很好實(shí)現(xiàn)濾波性能；本發(fā)明從S波段到毫米波段都有很好的射頻濾波性能，用一級(jí)電容排能夠增加射頻抑制25dB以上；本實(shí)用新型還可以明顯降低射頻信號(hào)引入的干擾，在多通道組件中能夠提高通道的隔離度。
【權(quán)利要求】
1.一種硅基射頻濾波電容排，其特征在于自下而上包括下電極(4)、低阻硅襯底(3)、薄膜介質(zhì)(I)和上電極；所述上電極由一系列獨(dú)立的電極條(2)組成，所述電極條(2)呈條狀并列縱貫于薄膜介質(zhì)(I)上，所述電極條(2 )的端口 A和端口 B分別位于薄膜介質(zhì)(I)相對(duì)的兩端。
2.根據(jù)權(quán)利要求1所述的硅基射頻濾波電容排，其特征在于所述電極條(2)呈直線狀或折線狀。
3.根據(jù)權(quán)利要求1或2所述的硅基射頻濾波電容排，其特征在于各電極條(2)的端口A等距并行排列,端口 B也為等距并行排列。
4.根據(jù)權(quán)利要求3所述的硅基射頻濾波電容排，其特征在于所述端口A之間的距離為:0.15mm,端口 B之間的距離為:0.25mm。
5.根據(jù)權(quán)利要求1所述的硅基射頻濾波電容排，其特征在于所述上電極的四周與薄膜介質(zhì)(I)的四周邊緣之間保留有至少0.02mm的區(qū)域。
6.根據(jù)權(quán)利要求1所述的硅基射頻濾波電容排，其特征在于所述低阻硅襯底(3)的電阻率為 0.0011-0.0013 Q ? Cm3，或 0.002-0.003 Q ? cm3，介電常數(shù)為 11.7。
7.根據(jù)權(quán)利要求1所述的硅基射頻濾波電容排，其特征在于所述薄膜介質(zhì)(I)為雙層介質(zhì)層。
【文檔編號(hào)】H01L23/64GK203445115SQ201320486563
【公開(kāi)日】2014年2月19日 申請(qǐng)日期:2013年8月9日 優(yōu)先權(quán)日:2013年8月9日
【發(fā)明者】王紹東, 蔣贊勤, 樸貞真, 吳洪江 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第十三研究所