一種體硅mosfet結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種體硅MOSFET結(jié)構(gòu)。該結(jié)構(gòu)包括：p+層（2）和n-層（3）；其中，所述p+層（2）和所述n-層（3）直接接觸，n-層使用寬禁帶的6H-SiC材料。該結(jié)構(gòu)提高了體硅結(jié)構(gòu)的抗輻照能力。相對于SOI技術(shù)而言，該結(jié)構(gòu)改善了自加熱效應(yīng)，消除了總劑量效應(yīng)，降低了成本。
【專利說明】—種體硅MOSFET結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地說是一種體硅MOSFET結(jié)構(gòu)。
【背景技術(shù)】
[0002]金屬氧化物半導(dǎo)體(METAL-OXIDE-SEMICONDUCTOR，M0S)晶體管的概念，最早由Lilienfield在1930年提出。然而直到1960年，KAHNG等人才成功利用硅半導(dǎo)體材料制作出第一個(gè)MOS晶體管。隨后的1964年，SNOW等人提出了一種采用常規(guī)方法生長高可靠氧化物的技術(shù)，使得MOS技術(shù)真正走向?qū)嵱?，并在隨后的幾十年中得到了飛速發(fā)展?，F(xiàn)在，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(METAL-OXIDE-SEMICONDUCTOR FIELD-EFFECTTRANSISTOR, M0SFET)已經(jīng)成為信息產(chǎn)業(yè)中最重要的電子器件。以MOS技術(shù)為核心的半導(dǎo)體集成電路產(chǎn)業(yè)在過去的幾十年中也取得了驚人的發(fā)展。
[0003]MOS器件按比例縮小的理論在不斷的縮小尺寸，該規(guī)律通常也成為恒定電場(CONSTANT ELECTRIC FIELD, CE)律。CE律使器件長溝道特性得以保證。按照該規(guī)律縮小的M0SFET，由于縮小的MOSFET面積小、速度快、功耗低，因而特別適宜于MOS大規(guī)模集成電路。
[0004]但是常用體硅MOSFET在抗輻照方面性能較差，尤其單粒子事件，輻照后在器件襯底產(chǎn)生的電子有一部分被漏端收集，產(chǎn)生較大的漏端瞬態(tài)電流，這在邏輯電路中會使電路的邏輯發(fā)生翻轉(zhuǎn)，產(chǎn)生邏輯錯(cuò)誤。為此，引入了絕緣襯底上硅(SILICON ON INSULATOR, SOI)技術(shù)，其埋氧層較大程度減小了襯底電子被漏端收集的可能。但由于埋氧層的存在，器件中引入了大面積的二氧化硅/硅(Si02/Si)界面，導(dǎo)致在總劑量輻照下產(chǎn)生大量的陷阱和界面態(tài)，影響器件性能。同時(shí)埋氧層也阻擋了熱量的散發(fā)，引入了自加熱效應(yīng)，且SOI技術(shù)的制造成本也比體硅技術(shù)較大。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實(shí)施例提出了 一種體硅MOSFET結(jié)構(gòu)，該結(jié)構(gòu)可以用于MOS器件中，用于解決現(xiàn)有SOI技術(shù)中存在的制造成本較大的問題。
[0006]—方面,提供了一種體娃MOSFET結(jié)構(gòu),其特征在于,包括:p+層(2)和n層(3);其中，所述P+層(2)和所述n_層(3)直接接觸。
[0007]在本方案中，P+層2采用P+摻雜，即，重?fù)诫s，為將n_層3全耗盡且耗盡區(qū)邊界盡可能靠近n_層3，相對于SOI技術(shù)而言，降低了成本。并且，本方案中的P+層(2)和n_層(3)能夠替代埋氧層，提高了抗總劑量效應(yīng)能力，并解決了自加熱問題。
[0008]優(yōu)選的，所述n_層(3)使用的材料的禁帶超過硅材料的禁帶寬度，S卩，所述n_層
(3)使用的材料為寬禁帶材料。
[0009]可選的，所述n_層(3)使用的材料為碳化硅或碳化硅的同質(zhì)多象變體，可選的，碳化硅的同質(zhì)多象變體包括:6H-SiC、4H-SiC、和3C-SiC。經(jīng)過仿真試驗(yàn)可知，當(dāng)n_層(3)的材料為SiC時(shí)，體硅MOSFET結(jié)構(gòu)的性能和SOI技術(shù)獲得的MOSFET結(jié)構(gòu)的性能相當(dāng)，而體硅MOSFET結(jié)構(gòu)的成本則比SOI技術(shù)獲得的MOSFET結(jié)構(gòu)要低得多。并且，n_層3使用的SiC為寬禁帶材料，可很大程度阻止下方的電子越過n_層3被漏端收集，且SiC具有很高的臨界位移能，在SiC材料中由輻照而產(chǎn)生的電子空穴對要比輻照在體硅材料中產(chǎn)生的電子空穴對數(shù)目少很多。
[0010]優(yōu)選的，所述n_層(3)的摻雜濃度為lX1015cm_3，所述P+層(2)的摻雜濃度為6 X IO18CnT3-1 X IO1W30摻雜濃度的單位是個(gè)/cm3。
[0011]優(yōu)選的，所述rT層(3)的厚度為5nm-10nm,所述P+層(2)的厚度為30nm_60nm。
[0012]優(yōu)選的，所述p+層(2)的載流子壽命T〈5Xe_8s，小于硅中載流子的壽命，可將P+低載流子壽命硅層2中產(chǎn)生的電子迅速消失，減小被漏端收集的可能性，進(jìn)一步加固抗輻射結(jié)構(gòu)。
[0013]本發(fā)明的上述方案能夠解決體硅結(jié)構(gòu)的抗輻照能力差和現(xiàn)有SOI技術(shù)中存在的總劑量效應(yīng)、自加熱效應(yīng)以及制造成本較大的問題，達(dá)到以下優(yōu)點(diǎn):可以很好的抑制單粒子輻照效應(yīng)，使得由單粒子輻照導(dǎo)致的漏極瞬態(tài)電流比傳統(tǒng)體硅結(jié)構(gòu)降低了五倍，并且與抗輻照的SOI結(jié)構(gòu)成本低，抗總劑量輻照能力高，且沒有自加熱效應(yīng)。
【專利附圖】

【附圖說明】
[0014]圖1為根據(jù)本發(fā)明實(shí)施例的體硅MOSFET抗輻射加固結(jié)構(gòu)的示意圖；
[0015]圖2為根據(jù)本發(fā)明實(shí)施例的體娃MOSFET抗福射加固結(jié)構(gòu)(radiation-hardenedbulk MOSFET)與傳統(tǒng)體硅MOSFET (bulk M0SFET)的單粒子輻照下瞬態(tài)電流對比曲線圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖舉例對本發(fā)明做詳細(xì)的說明:
[0017]圖1所示為本文提出的體硅MOSFET抗輻射加固結(jié)構(gòu)。在圖1中，I為p型襯底；2為P+低載流子壽命硅層；3為n_SiC層；4為p型體區(qū)；5為N+漏端；6為N+源端；7為n型LDD結(jié)構(gòu)；8為柵氧層；9為多晶硅柵；10為Si3N4側(cè)墻。
[0018]從器件最下方開始，p型襯底I上方為一 P+低載流子壽命硅層2 ;p+低載流子壽命硅層2上方為一 n_層3 (也稱為n—SiC層或SiC層)，該層采用碳化硅(SiC)材料；SiC層3上方，左右兩側(cè)分別為器件的源區(qū)6 (也稱為N+源端)和漏區(qū)5 (也稱為N+漏端)，中間為p型體區(qū)4，左右兩側(cè)為n型輕摻雜漏工藝(Lightly Doped Drain, LDD)結(jié)構(gòu)7。
[0019]結(jié)構(gòu)中涉及到的Si/SiC和SiC/Si異質(zhì)結(jié)在大量研究下已經(jīng)能夠成功制備，p+層的低載流子壽命也可通過在其中引入復(fù)合中心等方法來實(shí)現(xiàn)。
[0020]隨著MOSFET器件尺寸的縮小，熱載流子效應(yīng)對器件性能的影響愈來愈顯著，經(jīng)研究，LDD技術(shù)能夠很好的抑制這一熱載流子效應(yīng)，因此LDD己經(jīng)成為小尺寸CMOS的標(biāo)準(zhǔn)工藝技術(shù)。同時(shí)，為了抑制短溝道效應(yīng)，本發(fā)明實(shí)施例提供的結(jié)構(gòu)中也采用了 n型LDD結(jié)構(gòu)。
[0021]本發(fā)明實(shí)施例提供的結(jié)構(gòu)中的n_SiC層3的摻雜濃度為lX1015cm_3，p型體區(qū)4的摻雜濃度為lX1018cm_3，p+低載流子壽命硅層2的摻雜濃度為6 X IO18CnT3-1 X 1019cm_3，n_SiC層3由于p型體區(qū)4和P+低載流子壽命硅層2的內(nèi)建電場而完全耗盡。此處下方p層2采用P+摻雜，為將n_SiC層3全耗盡且耗盡區(qū)邊界盡可能靠近n_層3，采用低載流子壽命可使P+低載流子壽命硅層中產(chǎn)生的電子快速消失，減少電子被漏端收集的可能。這樣全耗盡的n_層就形成一個(gè)死區(qū)，起到類似SOI結(jié)構(gòu)中埋氧層的作用。但全耗盡的硅層并不能像埋氧層那樣絕對地阻擋下方對有源區(qū)的影響，需要加固，為此P+層2上方的n_SiC層3采用了 SiC材料。SiC材料的禁帶寬度要比硅大，屬寬禁帶材料，當(dāng)死區(qū)下方產(chǎn)生大量電子空穴對時(shí)，就能很大程度的阻止電子越過SiC層3被漏端收集，且SiC具有很高的臨界位移能，在SiC材料中由輻照而產(chǎn)生的電子空穴對要比輻照在硅材料中產(chǎn)生的電子空穴對數(shù)目少很多，進(jìn)一步增強(qiáng)抗輻照能力。這樣，輻照產(chǎn)生的電子就被阻擋在SiC層3下方，被P+低載流子壽命硅層2和下方襯底I復(fù)合消失。
[0022]為了證明本發(fā)明實(shí)施例所提供的結(jié)構(gòu)的有效性，利用Silvaco Atlas對本發(fā)明實(shí)施例提供的結(jié)構(gòu)的抗單粒子效應(yīng)進(jìn)行仿真，并與傳統(tǒng)體硅結(jié)構(gòu)進(jìn)行對比。圖2示出了單粒子福照仿真結(jié)果，其中，縱軸為漏電流(Drain Current),單位為微安(U A),橫軸為瞬態(tài)時(shí)間(Transient Time),單位為秒(S)。圖2中顯示本發(fā)明實(shí)施例提出的體娃抗福射結(jié)構(gòu)在優(yōu)化參數(shù)下，單粒子輻照產(chǎn)生的瞬態(tài)電流峰值等于相同結(jié)構(gòu)參數(shù)下傳統(tǒng)體硅結(jié)構(gòu)瞬態(tài)電流的1/4至1/5,這說明該抗福射結(jié)構(gòu)的抗單粒子福照能力比傳統(tǒng)體娃結(jié)構(gòu)提高了很多。
[0023]本發(fā)明實(shí)施例采用體硅抗輻射加固結(jié)構(gòu)來改善傳統(tǒng)體硅結(jié)構(gòu)的抗單粒子輻照能力，經(jīng)過實(shí)驗(yàn)仿真驗(yàn)證了該結(jié)構(gòu)的有效性，同時(shí)與抗輻射能力強(qiáng)的SOI技術(shù)相比，本發(fā)明實(shí)施例提供的結(jié)構(gòu)消除了自加熱效應(yīng)，提高了抗總劑量輻照能力。
[0024]上述為本發(fā)明特舉之實(shí)施例，并非用以限定本發(fā)明。本發(fā)明提出體硅抗輻射加固結(jié)構(gòu)，其實(shí)現(xiàn)原理適用于它的變體。在不脫離本發(fā)明的實(shí)質(zhì)和范圍內(nèi)，可做些許的調(diào)整和優(yōu)化，這些調(diào)整和優(yōu)化都應(yīng)在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種體硅金屬氧化物半導(dǎo)體場效應(yīng)管MOSFET結(jié)構(gòu)，其特征在于，包括:p+層(2)和n 層(3 ); 其中，所述P+層(2)和所述n_層(3)直接接觸。
2.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述n_層(3)使用的材料的禁帶寬度大于硅材料的禁帶寬度。
3.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，所述n_層(3)使用的材料為碳化硅SiC或碳化硅的同質(zhì)多象變體。
4.根據(jù)權(quán)利要求3所述的結(jié)構(gòu)，其特征在于，所述碳化硅的同質(zhì)多象變體包括以下之一:6H-SiC、4H-SiC、和 3C_SiC。
5.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的結(jié)構(gòu)，其特征在于， 所述n_層(3)的摻雜濃度為lX1015cm_3，所述p+層(2)的摻雜濃度為6 X IO18Cm 3_1 X IO19Cm 3。
6.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的結(jié)構(gòu)，其特征在于，所述n_層(3)的厚度為5nm-10nm,所述 p+層(2)的厚度為 30nm-60nm。
7.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的結(jié)構(gòu)，其特征在于， 所述P+層(2)的載流子壽命T〈5Xe_8s。
【文檔編號】H01L29/06GK103500760SQ201310454462
【公開日】2014年1月8日 申請日期:2013年9月29日 優(yōu)先權(quán)日:2013年9月29日
【發(fā)明者】王穎, 賀曉雯, 曹菲, 邵雷 申請人:哈爾濱工程大學(xué)