半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明涉及一種半導(dǎo)體器件，包括布置在n+型碳化硅襯底的第一表面上的多個(gè)n型柱區(qū)和n-型外延層；布置在多個(gè)n型柱區(qū)和n-型外延層上的p型外延層和n+區(qū)；穿過n+區(qū)和p型外延層并布置在多個(gè)n型柱區(qū)和n-型外延層上的溝槽；布置在溝槽內(nèi)的柵極絕緣膜；布置在柵極絕緣膜上的柵電極；布置在柵電極上的氧化膜；布置在p型外延層，n+區(qū)，和氧化膜上的源極電極；以及布置在n+型碳化硅襯底的第二表面上的漏極電極，其中溝槽的每個(gè)角部接觸對應(yīng)的n型柱區(qū)。
【專利說明】半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請的交叉參考
[0002]本申請要求韓國專利申請N0.10-2012-0148602的優(yōu)先權(quán)和權(quán)益，該專利申請?jiān)?012年12月18日在韓國專利知識產(chǎn)權(quán)局提出申請，全部內(nèi)容包括在此處以供參考。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及包括碳化硅(SiC)的半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0004]近期趨勢向大尺寸和大容量的應(yīng)用裝置不斷發(fā)展，一種具有高擊穿電壓，高電流容量，和高速轉(zhuǎn)換特征的功率半導(dǎo)體器件已經(jīng)成為必然。
[0005]因此對使用碳化硅(SiC)的MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)，而不是使用硅的傳統(tǒng)MOSFET，進(jìn)行了大量的研究和開發(fā)。具體地，開發(fā)了垂直溝槽MOSFET。
[0006]MOSFET是功率半導(dǎo)體器件的數(shù)字和模擬電路中一種最普通的電場晶體管。
[0007]對于使用碳化硅的M0SFET，二氧化硅(SiO2)充當(dāng)柵極絕緣膜。對于溝槽內(nèi)設(shè)有柵極絕緣膜的垂直溝槽的M0SFET，二氧化硅膜與碳化硅之間的界面狀態(tài)并不好，并且其影響了流經(jīng)MOSFET的溝道的電子流和電流，因此減小了電子遷移率并增加了 MOSFET的導(dǎo)通電阻。
[0008]上述在【背景技術(shù)】部分公開的信息僅用于加強(qiáng)本公開的理解，并且因此一種可包含非相關(guān)技術(shù)的信息。

【發(fā)明內(nèi)容】

[0009]本發(fā)明對減小使用溝槽柵極的碳化硅MOSFET的導(dǎo)通電阻做出了努力。
[0010]本發(fā)明的示范性實(shí)施例提供一種半導(dǎo)體器件，其包括:布置在η+型碳化硅襯底的第一表面上的多個(gè)η型柱區(qū)和一個(gè)η-型外延層；布置在多個(gè)η型柱區(qū)和η-型外延層上的P型外延層和η+區(qū)；穿過η+區(qū)和P型外延層，并布置在多個(gè)η型柱區(qū)和η-型外延層上的溝槽；布置在溝槽內(nèi)的柵極絕緣膜；布置在柵極絕緣膜上的柵電極；布置在柵電極上的氧化膜；布置在P型外延層，η+區(qū)，和氧化膜上的源極電極；以及布置在η+型碳化硅襯底的第二表面上的漏極電極，其中溝槽的每個(gè)角部接觸對應(yīng)的η型柱區(qū)。
[0011]多個(gè)η型柱區(qū)的摻雜濃度可以高于η-型外延層的摻雜濃度。
[0012]本發(fā)明的示范性實(shí)施例提供一種制造半導(dǎo)體器件的方法，該方法包括:在η+型碳化娃襯底的第一表面上形成第一緩沖層圖案從而露出η+型碳化娃襯底的第一表面的第一部分；通過η+型碳化硅襯底的第一表面的第一部分上的第一外延生長形成多個(gè)η型柱區(qū)；移除第一緩沖層圖案從而露出η+型碳化娃襯底的第一表面的第二部分,該第二部分與η+型碳化硅襯底的第一表面的第一部分相鄰；在多個(gè)η型柱區(qū)上形成第二緩沖層圖案；通過η+型碳化硅襯底的第一表面的第二部分上的第二外延生長形成η-型外延層；通過η-型外延層上的第三外延生長形成P型外延層；通過P型外延層上的第四外延生長形成η+區(qū)；以及通過穿過η+區(qū)和P型外延層，并蝕刻多個(gè)η型柱區(qū)和η-型外延層形成溝槽，其中溝槽的每個(gè)角部接觸對應(yīng)的η型柱區(qū)。
[0013]多個(gè)η型柱區(qū)和第一緩沖層圖案可具有相同的厚度。
[0014]多個(gè)η型柱區(qū)與η-型外延層可具有相同的厚度。
[0015]根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件制造方法可進(jìn)一步包括:在形成η+區(qū)之后，在溝槽內(nèi)形成柵極絕緣膜；在柵極絕緣膜上形成柵極電極；在柵極絕緣膜和柵極電極上形成氧化膜；以及在P型外延層，Π+區(qū)，和氧化膜上形成源極電極并在Π+型碳化硅襯底的第二表面上形成漏極電極。
[0016]根據(jù)本發(fā)明的示范性實(shí)施例，摻雜濃度高于η-型外延層的η型柱區(qū)被分別布置在溝槽的每個(gè)角部，由此可減小半導(dǎo)體器件的導(dǎo)通電阻。結(jié)果是通過半導(dǎo)體器件的導(dǎo)通，電子流和電流增大。
【專利附圖】

【附圖說明】
[0017]圖1是根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件的剖視圖。
[0018]圖2-8是依次示出根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件制造方法的圖示。
[0019]圖9是對比根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件的導(dǎo)通電阻和傳統(tǒng)半導(dǎo)體器件的導(dǎo)通電阻的圖示。
[0020]〈標(biāo)號描述〉
[0021]50:第一緩沖層圖案 60:第二緩沖層圖案
[0022]100:η+型碳化硅 襯底 200:η型柱區(qū)
[0023]300:η-型外延層400:ρ型外延層
[0024]550:溝槽
[0025]500:η+區(qū)600:柵極絕緣膜
[0026]610:氧化膜700:柵極電極
[0027]800:源極電極850:漏極電極
【具體實(shí)施方式】
[0028]本發(fā)明的示范性實(shí)施例將參考附圖進(jìn)行詳細(xì)地描述。本發(fā)明可做多種不同形式的修改并且不應(yīng)解釋為限制到本文闡述的示范性實(shí)施例。相反，本發(fā)明提供的示范性實(shí)施例旨在使本公開將會(huì)是徹底的和完整的，并且向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的概念。
[0029]在附圖中，為了清晰起見，將層的厚度和區(qū)進(jìn)行了放大。另外，當(dāng)描述一層在另一層或在襯底上形成，布置等時(shí)，這表示該層可直接在另一層或直接在襯底上形成，或者在該層與另一層或襯底之間插入第三層使得該層在另一層或襯底上間接形成。在全文中，相同的數(shù)字指相同的部件。
[0030]圖1是根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件的剖視圖。
[0031]參考圖1，根據(jù)本示范性實(shí)施例的半導(dǎo)體器件具有布置在η+型碳化硅襯底100的第一表面上的多個(gè)η型柱區(qū)200和η-型外延層300。η型柱區(qū)200的摻雜濃度高于η-型外延層300的摻雜濃度。
[0032]P型外延層400和η+ 區(qū)500順序地布置在η型柱區(qū)200和η-型外延層300上。[0033]溝槽550布置在η型柱區(qū)200，η_型外延層300，P型外延層400，和η+區(qū)500中。溝槽550穿過η+區(qū)500和P型外延層400。溝槽的每個(gè)角部接觸對應(yīng)的η型柱區(qū)200。
[0034]柵極絕緣膜600布置在溝槽550內(nèi)，柵極電極700布置在柵極絕緣膜600上，氧化膜610布置在柵極絕緣膜600和柵極電極700上。柵極電極700可填充溝槽550。
[0035]源極電極800在P型外延層400，η+區(qū)500，和氧化膜610上形成。漏極電極850在η+型碳化硅襯底100的第二表面上形成。
[0036]η型柱區(qū)200的摻雜濃度高于η_型外延層300的摻雜濃度。因此，通過半導(dǎo)體器件的導(dǎo)通，大部分從半導(dǎo)體器件的溝道流出的電子和電流穿過η型柱區(qū)200移動(dòng)到漏極電極850。通過半導(dǎo)體器件的導(dǎo)通，移動(dòng)到漏極電極850的電子和電流具有更小的電阻，并且因此減小了半導(dǎo)體器件的導(dǎo)通電阻。結(jié)果是電子流和電流增大。
[0037]現(xiàn)在參考圖2-8對根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件制造方法進(jìn)行詳細(xì)地描述。
[0038]圖2-8是依次示出根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件制造方法的圖示。
[0039]如圖2所示，制備η+型碳化硅襯底100，并且在η+型碳化硅襯底100的第一表面上形成第一緩沖層圖案50。第一緩沖層圖案50露出η+型碳化娃襯底100的第一表面的第一部分Α。
[0040]如圖3所示，通過，例如，在η+型碳化硅襯底100的第一表面的第一部分A上的第一外延生長形成多個(gè)η型柱區(qū)200。η型柱區(qū)200和第一緩沖層圖案50可具有相同的厚度。
[0041]如圖4所不,移除第一緩沖層圖案50從而露出η+型碳化娃襯底100的第一表面的第二部分B，然后在η型柱區(qū)200上形成第二緩沖層圖案60。
[0042]如圖5所示，通過在η+型碳化硅襯底100的第一表面的第二部分B上的第二外延生長形成η-型外延層300。由于第二緩沖層圖案60，使得η型柱區(qū)200上不發(fā)生第二外延生長。η-型外延層300和η型柱區(qū)200可具有相同的厚度。
[0043]如圖6所示，通過在η-型外延層300和η型柱區(qū)200上的第三外延生長形成P型外延層400,并且通過在P型外延層400上的第四外延生長形成η+區(qū)500。
[0044]在本示范性實(shí)施例中，盡管η+區(qū)500通過第四外延生長形成，η+區(qū)500也可通過，例如，將η+離子植入到P型外延層400的部分表面內(nèi)形成，而不執(zhí)行外延生長。
[0045]如圖7所示，通過穿過η+區(qū)500和ρ型外延層400，并蝕刻部分η_型外延層300和η型柱區(qū)200形成溝槽550。溝槽550的每個(gè)角部接觸對應(yīng)的η型柱區(qū)200。
[0046]如圖8所示，在溝槽550的內(nèi)形成柵極絕緣膜600，并且在柵極絕緣膜600上形成柵極電極700。氧化膜610在柵極絕緣膜600和柵極電極700上形成，并且部分η+區(qū)500被蝕刻。
[0047]如圖1所示，源極電極800在ρ型外延層400，η+區(qū)500，和氧化膜610上形成，并且漏極電極850在η+型碳化硅襯底100的第二表面上形成。
[0048]現(xiàn)在參考圖9對根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件的特征和傳統(tǒng)半導(dǎo)體器件的特征進(jìn)行詳細(xì)地描述。
[0049]在圖9中，Al表示典型的垂直溝槽M0SFET，B1表示使用水平η型外延層的垂直溝槽M0SFET，而C表示根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件。
[0050]圖9是對比根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件的導(dǎo)通電阻和傳統(tǒng)半導(dǎo)體器件的導(dǎo)通電阻的圖示。
[0051]參考圖9，典型的垂直溝槽MOSFET Al的導(dǎo)通電阻是21.7ι?Ω.cm2，使用水平η型外延層的垂直溝槽MOSFET BI的導(dǎo)通電阻是13πιΩ.cm2，而根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件的導(dǎo)通電阻是5.6ηιΩ.cm2。
[0052]根據(jù)這些發(fā)現(xiàn)，比較根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件的導(dǎo)通電阻和傳統(tǒng)半導(dǎo)體器件的導(dǎo)通電阻。結(jié)果顯示根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件的導(dǎo)通電阻小于典型的垂直溝槽MOSFET的導(dǎo)通電阻約70%，并小于使用水平η型外延層的垂直溝槽MOSFET的導(dǎo)通電阻約57%。
[0053]換言之，與傳統(tǒng)半導(dǎo)體器件的導(dǎo)通電阻相比，根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體器件的導(dǎo)通電阻減小。
[0054]盡管本發(fā)明已經(jīng)結(jié)合實(shí)際示范性實(shí)施例描述，但應(yīng)當(dāng)理解本發(fā)明不限制于所公開的示范性實(shí)施例，相反，其旨在涵蓋所附權(quán)利要求的精神和范圍內(nèi)包括的各種修改和同等設(shè)置。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其包括: 布置在η+型碳化娃襯底的第一表面上的η-型外延層和多個(gè)η型柱區(qū)； 布置在所述多個(gè)η型柱區(qū)和所述η-型外延層上的P型外延層和η+區(qū)； 穿過所述η+區(qū)和P型外延層并布置在所述多個(gè)η型柱區(qū)和所述η-型外延層上的溝槽； 布置在所述溝槽內(nèi)的柵極絕緣膜； 布置在所述柵極絕緣膜上的柵電極； 布置在所述柵電極上的氧化膜； 布置在所述P型外延層，所述η+區(qū)，和所述氧化膜上的源極電極；以及 布置在所述η+型碳化硅襯底的第二表面上的漏極電極， 其中所述溝槽的每個(gè)角部與對應(yīng)的η型柱區(qū)接觸。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述多個(gè)η型柱區(qū)的摻雜濃度高于所述η-型外延層的摻雜濃度。
3.—種制造半導(dǎo)體器件的方法，所述方法包括: 在η+型碳化娃襯底的第一表面上形成第一緩沖層圖案從而露出所述η+型碳化娃襯底的第一表面的第一部分； 通過在所述η+型碳化硅襯底的第一`表面的第一部分上的第一外延生長形成多個(gè)η型柱區(qū)； 移除所述第一緩沖層圖案從而露出所述η+型碳化硅襯底的第一表面的第二部分，該第二部分與所述η+型碳化硅襯底的第一表面的第一部分相鄰； 在所述多個(gè)η型柱區(qū)上形成第二緩沖層圖案； 通過在所述η+型碳化硅襯底的第一表面的第二部分上的第二外延生長形成η-型外延層； 通過在所述η-型外延層上的第三外延生長形成P型外延層； 通過在所述P型外延層上的第四外延生長形成η+區(qū)；以及 通過穿過所述η+區(qū)和所述P型外延層，并蝕刻所述多個(gè)η型柱區(qū)和所述η-型外延層形成溝槽， 其中所述溝槽的每個(gè)角部接觸對應(yīng)的η型柱區(qū)。
4.根據(jù)權(quán)利要求3所述的方法，其中所述多個(gè)η型柱區(qū)的摻雜濃度高于所述η-型外延層的摻雜濃度。
5.根據(jù)權(quán)利要求4所述的方法，其中所述多個(gè)η型柱區(qū)和所述第一緩沖層圖案具有相同的厚度。
6.根據(jù)權(quán)利要求5所述的方法，其中所述多個(gè)η型柱區(qū)與所述η-型外延層具有相同的厚度。
7.根據(jù)權(quán)利要求3所述的方法，其進(jìn)一步包括: 在形成所述η+區(qū)之后， 在所述溝槽內(nèi)形成柵極絕緣膜； 在所述柵極絕緣膜上形成柵極電極； 在所述柵極絕緣膜和所述柵極電極上形成氧化膜；以及在所述P型外延層，所述η+區(qū)，和所述氧化膜上形成源極電極并在所述η+型碳化硅襯底的第二表面上形成漏極電`極。
【文檔編號】H01L29/423GK103872130SQ201310438998
【公開日】2014年6月18日 申請日期:2013年9月24日 優(yōu)先權(quán)日:2012年12月18日
【發(fā)明者】李鐘錫, 洪坰國, 千大煥, 鄭永均 申請人:現(xiàn)代自動(dòng)車株式會(huì)社