本揭露是關(guān)于靜電放電(ESD)電路。本揭露尤其可應(yīng)用于輸入/輸出(I/O)驅(qū)動(dòng)電路所使用的ESD電路。

背景技術(shù)：
一般而言，用于防范ESD事件的電路裝置通常被用于多種電子電路設(shè)計(jì)之中，以對(duì)裝置中因?yàn)樵揈SD事件所產(chǎn)生的高電壓及高電流進(jìn)行放電并防止對(duì)該裝置的其它內(nèi)部電路造成損害。圖1A示范性地說明用于ESD防范電路設(shè)計(jì)中的傳統(tǒng)式硅控整流器(SCR)100電路，而圖1B中的圖表150描述傳輸線路脈沖(TLP)測(cè)試結(jié)果，其顯示出描繪與該SCR電路100相關(guān)的ESD表現(xiàn)特性的電流(例如，安培I)-電壓(I-V)曲線圖。通常，該SCR100ESD電路能提供高ESD保護(hù)效能，同時(shí)在集成電路(IC)設(shè)計(jì)中僅需小的布局面積。然而，如同該圖表150所指出的，該SCR100電路在其可作用前需要更高的觸發(fā)電壓(Vtl)151，以提供裝置內(nèi)其它電路充分的ESD防護(hù)并預(yù)防由ESD事件所造成的損害。再者，如同該圖表150所指出的，觸發(fā)電流(It1)153、維持電流(Ih)155、及維持電壓(Vh)157皆偏低，其可導(dǎo)致受ESD事件影響的電路其不同區(qū)域的表現(xiàn)問題，像是閉鎖(latch-up)(例如，電源供應(yīng)器電源軌之間的寄生低阻抗路徑，其可保持導(dǎo)通并傳導(dǎo)大量電流)。圖2示意性地說明另一種ESD電路200，其包含金屬氧化物半導(dǎo)體場效晶體管(MOSFET)的使用。在此一舉例中，該ESD電路200為以NMOS(N型MOSFET)為基礎(chǔ)的電阻電容式(RC)箝位，其包含電阻器205(R)、電容207(C)、NMOS晶體管203、NMOS晶體管209及PMOS晶體管211。又，通過選擇適合的R、C值，恰當(dāng)?shù)腞C時(shí)間常數(shù)(例如，RxC＝經(jīng)由該電阻器將該電容器充電至其滿載的特定比率所需要的時(shí)間)可以提供較低的觸發(fā)電壓(例如Vt1)及較快的導(dǎo)通時(shí)間，使得該電路200可以快速地導(dǎo)通并有效地保護(hù)裝置內(nèi)其它電路不被ESD事件所損害。另外，該RC箝位可提供較低的閉鎖風(fēng)險(xiǎn)，其中任何可能的閉鎖電流皆可輕易地被放電而防范其它閉鎖電流路徑的產(chǎn)生。然而，在集成電路的實(shí)作中為了要提供與該SCR電路同樣高級(jí)別的ESD保護(hù)，該電路200中以該NMOS為基礎(chǔ)的RC箝位為了能夠放電ESD電流需要有相當(dāng)大的布局面積(例如大型的NMOS203)，且此方法較無效率(例如經(jīng)濟(jì)效益)。因此，如何提供具有良好表現(xiàn)且符合經(jīng)濟(jì)效益的ESD解決方案及其實(shí)施方法實(shí)為目前極欲解決的問題。

技術(shù)實(shí)現(xiàn)要素：
本揭露的一個(gè)態(tài)樣為一種ESD保護(hù)電路，其利用具有高ESD效能包含低觸發(fā)電壓、快速導(dǎo)通及低閉鎖風(fēng)險(xiǎn)的電流鏡及SCR電路。本揭露的另一態(tài)樣為一種實(shí)現(xiàn)ESD保護(hù)電路的方法，該ESD保護(hù)電路利用具有高ESD效能包含低觸發(fā)電壓、快速導(dǎo)通及低閉鎖風(fēng)險(xiǎn)的電流鏡及SCR電路。本揭露的額外態(tài)樣及其它技術(shù)特征將通過以下內(nèi)容說明，本領(lǐng)域技術(shù)人員可由本說明書及權(quán)利要求書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。根據(jù)本揭露，一些技術(shù)效果可部分通過一種電路實(shí)現(xiàn)，此電路包含：RC箝位電路，包含具有第一源極、第一漏極、第一柵極的第一NMOS晶體管；電流鏡電路，包含具有第二源極、第二漏極與第二柵極的第一PMOS晶體管以及具有第三源極、第三漏極與第三柵極的第二PMOS晶體管；以及SCR電路，包含有第一P+接點(diǎn)，其中，該第一源極耦合至接地軌，該第一漏極耦合至該第二漏極、第二柵極、與第三柵極，該第二及第三源極耦合至電源軌，以及該第三漏極耦合至該第一P+接點(diǎn)，其中，該第一NMOS晶體管及該第一PMOS晶體管于ESD事件期間導(dǎo)通以將第一電流放電至該接地軌，且該電流鏡用于提供第二電流至該第一P+接點(diǎn)以導(dǎo)通該SCR。一些態(tài)樣進(jìn)一步包含一種電路，其中該第一電流與流經(jīng)該第二PMOS晶體管的該第二電流的電流比值是成正比于該第一PMOS晶體管與該第二PMOS晶體管的尺寸比。另外的態(tài)樣是包含該RC箝位電路，其具有：具有第一端點(diǎn)及第二端點(diǎn)的第一電阻器；以及具有第三端點(diǎn)及第四端點(diǎn)的第一電容器，其中，該第一端點(diǎn)耦合至該電源軌，該第二端點(diǎn)耦合至該第三端點(diǎn)，而該第四端點(diǎn)耦合至該接地軌。其它態(tài)樣是包含該RC箝位電路，其具有：具有第四源極、第四漏極、及第四柵極的第二NMOS晶體管；以及具有第五源極、第五漏極、及第五柵極的第三PMOS晶體管，其中，該第四源極耦合至該接地軌，該第五源極耦合至該電源軌，該第四漏極耦合至該第五漏極，該第四柵極以及該第五柵極耦合至該第二端點(diǎn)。又一態(tài)樣是包含該RC箝位電路，其具有：具有第六源極、第六漏極、及第六柵極的第三NMOS晶體管；以及具有第七源極、第七漏極、以及第七柵極的第四PMOS晶體管，其中，該第六源極耦合至該接地軌，該第七源極耦合至該電源軌，該第六漏極耦合至該第七漏極，該第六柵極以及該第七柵極耦合至該第四漏極。再一態(tài)樣是包含該RC箝位電路，其具有：具有第八源極、第八漏極、及第八柵極的第四NMOS晶體管；以及具有第九源極、第九漏極、及第九柵極的第五PMOS晶體管，其中，該第八源極耦合至該接地軌，該第九源極耦合至該電源軌，該第八漏極耦合至該第九漏極與該第一柵極，該第八柵極及該第九柵極耦合至該第六漏極。另外的態(tài)樣是包含該SCR電路，其具有：包含有第一N+接點(diǎn)及第二P+接點(diǎn)的N井區(qū)；具有第五端點(diǎn)及第六端點(diǎn)的第二電阻器；以及具有第一射極、第一集極、及第一基極的PNP晶體管，其中，該第一N+接點(diǎn)及該第二P+接點(diǎn)耦合至該電源軌，且其中該第五端點(diǎn)耦合至該第一N+接點(diǎn)，該第六端點(diǎn)耦合至該第一基極，以及其中該第一射極耦合至該第二P+接點(diǎn)。在另一態(tài)樣中，該SCR電路是包含：P井區(qū)，其包含第二N+接點(diǎn)及第三P+接點(diǎn)；具有第七端點(diǎn)及第八端點(diǎn)的第三電阻器；以及具有第二射極、第二集極、及第二基極的NPN晶體管，其中，該第二N+接點(diǎn)及該第三P+接點(diǎn)耦合至該接地軌，且其中，該第七端點(diǎn)耦合至該第三P+接點(diǎn)，且其中，該第八端點(diǎn)耦合至該第二基極、至該第一P+接點(diǎn)、以及至該第一集極，且其中，該第二射極耦合至該第二N+接點(diǎn)且第二集極連接至該第一基極。在一個(gè)態(tài)樣中，該SCR電路是包含輸入/輸出(I/O)平焊墊；以及具有陽極端點(diǎn)與陰極端點(diǎn)的二極管，其中，該陽極端點(diǎn)耦合至該I/O焊墊、至該第一N+接點(diǎn)及至該第二P+接點(diǎn)，且其中，該陰極端點(diǎn)耦合至該電源軌。在另一態(tài)樣中，電路是包含：電阻器電容器(RC)箝位電路，其包含具有第一源極、第一漏極、和第一柵極的第一PMOS晶體管；包含有第一N+接點(diǎn)的硅控整流器(SCR)電路；以及電流鏡電路，其包含具有第二源極、第二漏極、第二柵極的第一NMOS晶體管以及具有第三源極、第三漏極、第三柵極的第二NMOS晶體管，其中，該第一源極耦合至電源軌、該第一漏極耦合至該第二漏極、該第二柵極與該第三柵極；該第二源極耦合至接地軌，該第三源極耦合至該接地軌，以及該第三漏極耦合至該第一N+接點(diǎn)，且其中，該第一NMOS晶體管及該第一PMOS晶體管于ESD事件期間導(dǎo)通以將第一電流放電至該接地軌，且其中該電流鏡用于提供第二電流至該SCR以導(dǎo)通該SCR。一些態(tài)樣是包含一種電路，其中該第一電流與流經(jīng)該第二NMOS晶體管的該第二電流的電流比值是成正比于該第一NMOS晶體管與該第二NMOS晶體管的尺寸比。在一個(gè)態(tài)樣中，該RC箝位電路是包含：具有第一端點(diǎn)及第二端點(diǎn)的第一電阻器；以及具有第三端點(diǎn)及第四端點(diǎn)的第一電容器，其中，該第一端點(diǎn)耦合至該電源軌，該第二端點(diǎn)耦合至該第三端點(diǎn)，而該第四端點(diǎn)耦合至該接地軌。其它態(tài)樣是包含該RC箝位電路，其具有：具有第四源極、第四漏極、及第四柵極的第二PMOS晶體管；以及具有第五源極、第五漏極、及第五柵極的第三NMOS晶體管，其中，該第四源極耦合至該電源軌，該第四漏極耦合至該第五漏極，該第四柵極及該第五柵極耦合至該第二端點(diǎn)，而該第五源極耦合至該接地軌。又一態(tài)樣是包含該RC箝位電路，其具有：具有第六源極、第六漏極、及第六柵極的第三PMOS晶體管；以及具有第七源極、第七漏極、及第七柵極的第四NMOS晶體管，其中，該第六源極耦合至該電源軌，該第六漏極耦合至該第七漏極與該第一柵極，該第六柵極耦合至該第七柵極與該第四漏極，而該第七源極耦合至該接地軌。另外的態(tài)樣是包含該SCR電路，其具有：包含有第一P+接點(diǎn)及第二N+接點(diǎn)的N井區(qū)；具有第五端點(diǎn)及第六端點(diǎn)的第二電阻器；以及具有第一射極、第一集極、及第一基極的PNP晶體管，其中，該第一P+接點(diǎn)及該第二N+接點(diǎn)耦合至該電源軌，且其中該第五端點(diǎn)耦合至該第二N+接點(diǎn)，該第六端點(diǎn)耦合至該第一基極與第一N+接點(diǎn)，且其中該第一射極耦合至該第一P+接點(diǎn)。在又一態(tài)樣中，該SCR電路是包含：包含有第二P+接點(diǎn)及第三N+接點(diǎn)的P井區(qū)；具有第七端點(diǎn)及第八端點(diǎn)的第三電阻器；以及具有第二射極、第二集極、及第二基極的NPN晶體管，其中，該第二P+接點(diǎn)及該第三N+接點(diǎn)耦合至該接地軌，且其中，該第七端點(diǎn)耦合至該第二P+接點(diǎn)，且其中，該第八端點(diǎn)耦合至該第二基極、以及至該第一集極，且其中，該第二射極耦合至該第三N+接點(diǎn)而第二集極連接至該第一基極。另一態(tài)樣是包含該SCR電路，其具有輸入/輸出(I/O)焊墊；以及具有陽極端點(diǎn)與陰極端點(diǎn)的二極管，其中，該陽極端點(diǎn)耦合至該I/O焊墊、至該第一P+接點(diǎn)及至該第二N+接點(diǎn)，且該陰極端點(diǎn)耦合至該電源軌。本揭露的另一態(tài)樣為一種方法，其包含：提供電阻器電容器(RC)箝位電路，其包含具有第一源極、第一漏極、第一柵極的第一NMOS晶體管；提供包含具有第二源極、第二漏極與第二柵極的第一PMOS晶體管以及具有第三源極、第三漏極與第三柵極的第二PMOS晶體管的電流鏡電路；提供包含有第一P+接點(diǎn)、第二P+接點(diǎn)、及第一N+接點(diǎn)的硅控整流器(SCR)電路；耦合該第一源極至接地軌，耦合該第一漏極至該第二漏極、該第二柵極、以及該第三柵極，耦合該第二源極至電源軌，耦合該第三源極至該電源軌，以及耦合該第三漏極至該第一P+接點(diǎn)，其中，該第一NMOS晶體管及該第一PMOS晶體管于ESD事件期間導(dǎo)通以將第一電流放電至該接地軌；以及提供第二電流至該第一P+接點(diǎn)以導(dǎo)通該SCR。在一個(gè)態(tài)樣中，該第一電流與流經(jīng)該第二PMOS晶體管的該第二電流的電流比值是成正比于該第一PMOS晶體管與該第二PMOS晶體管的尺寸比。本揭露的另一態(tài)樣中是包含：提供輸入/輸出(I/O)焊墊；提供具有陽極端點(diǎn)與陰極端點(diǎn)的二極管；耦合該陽極端點(diǎn)至該I/O焊墊、至該第一N+接點(diǎn)及至該第二P+接點(diǎn)；并耦合該陰極端點(diǎn)至該電源軌。對(duì)于熟悉此技藝之人士而言，本揭露額外的態(tài)樣及技術(shù)效果將隨著下列的詳細(xì)說明變得清楚明白，其中，本揭露的實(shí)施例將通過附圖中的范例充分顯示并且將在此詳細(xì)說明。應(yīng)理解的是，于此圖式及詳細(xì)描述并非有意將本發(fā)明限定于所揭露的特定形式，相反地，本發(fā)明是要涵蓋落入附加的權(quán)利要求書所定義的本發(fā)明的精神及范疇的所有修改、等效物、及替代物。附圖說明本揭露是通過以下參考附圖以圖標(biāo)舉例方式說明，而非用于限制。以下參考附圖中相同的組件符號(hào)是意指相似的對(duì)象，其中：圖1A示意性地說明用于ESD保護(hù)電路設(shè)計(jì)的傳統(tǒng)SCR電路，而圖1B為描述TLP測(cè)試結(jié)果的圖表，其顯示關(guān)于圖1A的該SCR電路的該ESD表現(xiàn)的IV特性曲線；圖2示意性地說明用于ESD保護(hù)電路設(shè)計(jì)的以NMOS為基礎(chǔ)的RC箝位電路；圖3至圖6是根據(jù)本揭露示范性實(shí)施例示意性地說明各自使用電流鏡及SCR電路的各種ESD保護(hù)電路設(shè)計(jì)；以及圖7是顯示關(guān)于不同ESD保護(hù)電路其ESD表現(xiàn)的TLP測(cè)試IV特性曲線。符號(hào)說明100硅控整流器(SCR)電路150圖表151觸發(fā)電壓153觸發(fā)電流155維持電流157維持電壓200ESD電路203NMOS晶體管205電阻器207電容器209NMOS晶體管211PMOS晶體管300電路301電源軌303接地軌307電阻器310電流鏡311PMOS晶體管313PMOS晶體管315第一電流317第二電流330箝位電路331電阻器333電容器335NMOS晶體管337NMOS晶體管339NMOS晶體管341NMOS晶體管343PMOS晶體管345PMOS晶體管347PMOS晶體管370SCR電路371P+接點(diǎn)373NPN晶體管375N+接點(diǎn)377P+接點(diǎn)379等效電阻381N+接點(diǎn)383P+接點(diǎn)385PNP晶體管387等效電阻389電流400電路401I/O焊墊403二極管500電路505電阻器510電流鏡511NMOS晶體管513NMOS晶體管515第一電流517第二電流530RC箝位電路531電阻器533電容器535NMOS晶體管537NMOS晶體管539PMOS晶體管541PMOS晶體管543PMOS晶體管570SCR電路571N+接點(diǎn)573PNP晶體管575P+接點(diǎn)577N+接點(diǎn)579等效電阻581P+接點(diǎn)583N+接點(diǎn)585NPN晶體管587等效電阻589電流591電流600電路700圖表701電流703電壓705曲線707曲線709數(shù)據(jù)點(diǎn)711數(shù)據(jù)點(diǎn)713數(shù)據(jù)點(diǎn)715數(shù)據(jù)點(diǎn)。具體實(shí)施方式以下，為了說明的目的，提出許多具體細(xì)節(jié)以使示范性實(shí)施例變得清楚明白。然而，應(yīng)理解的是，示范性實(shí)施例不需這些具體細(xì)節(jié)或等效配置也可被實(shí)行。在其它情況中，公知的結(jié)構(gòu)與裝置是由方塊圖形式呈現(xiàn)以避免不必要地模糊實(shí)施例。另外，除非另有指明，否則所有以數(shù)字記載的數(shù)量、比例、以及成分的屬性數(shù)值、反應(yīng)條件、及其它于說明書與權(quán)利要求書中所使用的數(shù)值應(yīng)理解為「大約」的數(shù)值。本揭露是針對(duì)并解決高觸發(fā)電壓、低導(dǎo)通速度、及ESD事件/擊穿(zapping)發(fā)生(例如于IC裝置內(nèi)自I/O焊墊至接地軌)所伴隨的高閉鎖風(fēng)險(xiǎn)等問題。本揭露是特別針對(duì)并解決如使用電流鏡提供觸發(fā)電流至SCR電路，以將裝置中因ESD事件產(chǎn)生的過量電流放電出的問題。圖3至圖6是根據(jù)本揭露的示范性實(shí)施例示意性地說明各自使用電流鏡及SCR電路的各種ESD保護(hù)電路設(shè)計(jì)。圖3是示意性地說明電路300，其包含：電流鏡電路310、RC箝位電路330、以及SCR電路370，其全部皆被電性耦合。該RC箝位電路330包含電阻器331、電容器333、NMOS晶體管335、337、339、341以及PMOS晶體管343、345、及347。該SCR電路370包含P井區(qū)與N井區(qū)，其中該P(yáng)井區(qū)包含P+接點(diǎn)371、NPN晶體管373、N+接點(diǎn)375、P+接點(diǎn)377、及等效電阻379(如寄生電阻Rpw)。另外，該N井區(qū)包含N+接點(diǎn)381、P+接點(diǎn)383、PNP晶體管385、及等效電阻387(如寄生電阻Rnw)。該電流鏡電路310包含PMOS晶體管311及PMOS晶體管313，而該P(yáng)MOS晶體管311包含耦合至電源軌301(如VDD)的源極、以及耦合至該RC箝位330的NMOS晶體管341的漏極與柵極。進(jìn)一步地，該P(yáng)MOS晶體管313包含耦合至該電源軌301的源極、耦合至該P(yáng)MOS晶體管311的柵極的柵極、以及耦合至該SCR電路370的P+接點(diǎn)371的漏極。該電流鏡電路310用于控制并提供第二電流317(如觸發(fā)電流I2)至該SCR電路370。舉例而言，該NMOS晶體管341及該P(yáng)MOS晶體管311在ESD事件(如ESD擊穿)期間導(dǎo)通以傳導(dǎo)(如放電)第一電流315(如ESD電流I1)。該P(yáng)MOS晶體管313也在該ESD事件期間導(dǎo)通，以傳導(dǎo)并提供該第二電流317至該SCR電路370，使得該SCR電路370可以導(dǎo)通以用于放電該ESD電流的主要部分并用于避免使用該電路300的裝置中其它組件的損害。由于該第一電流與該第二電流的電流比值是成正比于該P(yáng)MOS晶體管311與該P(yáng)MOS晶體管313的尺寸比，通過控制該第一電流315則可提供適當(dāng)?shù)牡诙娏?17，并經(jīng)由該P(yáng)+接點(diǎn)371而增加該NPN晶體管373的基極電位而使得該SCR電路370導(dǎo)通。然而，假如該電阻379過大(如大約500歐姆)時(shí)，經(jīng)由PMOS晶體管311及NMOS晶體管341所放電的小量第一電流315將導(dǎo)致該SCR中產(chǎn)生相對(duì)應(yīng)的第二電流317及電流389，其將接著致使該NPN晶體管373中的基極電位過早提升，這可導(dǎo)致該SCR電路370過早觸發(fā)。在此情況中，可可加入電阻器307以控制該第二電流317進(jìn)而控制該NPN晶體管373中的基極電位提升的位準(zhǔn)及時(shí)機(jī)。圖4是說明根據(jù)本揭露示范性實(shí)施例的包含輸入/輸出(I/O)接口焊墊的電路400。如圖所示，該電路400是包含圖3中的電路300以于使用I/O接口焊墊時(shí)提供ESD保護(hù)。二極管403具有耦合至P+接點(diǎn)383、N+接點(diǎn)381、及I/O焊墊401的陰極端點(diǎn)，以及耦合至該電源軌301的陽極端點(diǎn)。該I/O焊墊401也可被耦合至一個(gè)或多個(gè)輸入及/或輸出端點(diǎn)。圖3至圖6實(shí)施例的優(yōu)點(diǎn)包含：該MOSFET晶體管311、341、511和543的尺寸不需要太大，因?yàn)樵谠揝CR導(dǎo)通后該SCR可處理大部分的該ESD電流。因此，為了得到同樣的ESD保護(hù)程度，該布局尺寸可小于背景技術(shù)中的一般RC箝位。因此在IV曲線中，在Vt1降低許多的同時(shí)，It1及Ih將比傳統(tǒng)SCR結(jié)構(gòu)高許多。故，在ESD期間，該導(dǎo)通速度可變得更快。在閉鎖期間，該閉鎖電流可在不觸發(fā)該SCR電路下輕易地被放電，從而降低閉鎖風(fēng)險(xiǎn)。圖5是說明另一示范性實(shí)施例，其包含電流鏡電路510、RC箝位電路530、及SCR電路570，其中該些電路被電性耦合。該RC箝位電路530包含電阻器531、電容器533、NMOS晶體管535與537、以及PMOS晶體管539、541、與543。該SCR電路570包含N井區(qū)及P井區(qū)，其中該N井區(qū)包含N+接點(diǎn)571、PNP晶體管573、P+接點(diǎn)575、N+接點(diǎn)577、以及等效電阻579(如寄生電阻Rnw)。另外，該P(yáng)井區(qū)包含P+接點(diǎn)581、N+接點(diǎn)583、NPN晶體管585、及等效電阻587(如寄生電阻Rpw)。該電流鏡電路510包含NMOS晶體管511及NMOS晶體管513，而該NMOS晶體管511包含耦合至接地軌303(如GND)的源極、以及耦合至該RC箝位530的PMOS晶體管543的漏極的漏極與柵極。進(jìn)一步地，該NMOS晶體管513包含耦合至該接地軌303的源極、耦合至該NMOS晶體管511柵極的柵極、以及耦合至該SCR電路570的N+接點(diǎn)571的漏極。該電流鏡電路510用于控制并提供第二電流517(如觸發(fā)電流I2)至該SCR電路570。舉例而言，該P(yáng)MOS晶體管543及該NMOS晶體管511在ESD事件(如ESD擊穿)期間導(dǎo)通以傳導(dǎo)(如放電)因?yàn)樵揈SD事件而產(chǎn)生的第一電流515(如ESD電流I1)。另外，該NMOS晶體管513也在該ESD事件期間導(dǎo)通，以傳導(dǎo)并提供該第二電流517至該SCR電路570，使得該SCR電路570可以導(dǎo)通以用于放電大部分的ESD電流而用于避免使用該電路500的裝置中其它組件的損害。該第一電流與該第二電流的電流比值是成正比于該NMOS晶體管511與該NMOS晶體管513的尺寸比。因此，通過控制該第一電流515則可提供適當(dāng)?shù)牡诙娏?17至該SCR電路570，并經(jīng)由該N+接點(diǎn)571而減低該P(yáng)NP晶體管573的基極電位而使得該SCR電路570導(dǎo)通。類似于圖3的實(shí)施例，假如該等效電阻579(如寄生電阻Rnw)過大(如大約500歐姆)時(shí)，經(jīng)由NMOS晶體管511及PMOS晶體管543所放電的小量第一電流515將導(dǎo)致該SCR電路570中產(chǎn)生相對(duì)應(yīng)的第二電流517及電流589，其將致使該P(yáng)NP晶體管573中的基極電位過早減低，其可導(dǎo)致該SCR電路570過早觸發(fā)。在此情況中，可加入電阻器505以控制該第二電流517進(jìn)而控制該P(yáng)NP晶體管573中的基極電位減低的位準(zhǔn)及時(shí)機(jī)。圖6是說明根據(jù)本揭露示范性實(shí)施例的包含輸入/輸出(I/O)接口焊墊的電路600。如圖所示，該電路600包含圖5中的電路500以于使用I/O接口焊墊時(shí)提供ESD保護(hù)。二極管595具有耦合至P+接點(diǎn)575、N+接點(diǎn)577、及I/O焊墊593的陰極端點(diǎn)，以及耦合至該電源軌301的陽極端點(diǎn)。該I/O焊墊593也可被耦合至一個(gè)或多個(gè)輸入及/或輸出端點(diǎn)。圖7為顯示關(guān)于不同ESD保護(hù)電路其ESD表現(xiàn)的傳輸線路脈沖(TLP)的測(cè)試電流701對(duì)電壓703(I-V)曲線圖的圖表700。在該圖表700中，曲線705是關(guān)于傳統(tǒng)SCR電路100的ESD表現(xiàn)而曲線707是關(guān)于根據(jù)本揭露的ESD保護(hù)電路300。如同曲線705所指出，在其能夠提供足夠的ESD保護(hù)給裝置中其它電路并防范因ESD事件所造成的任何損害之前，該傳統(tǒng)SCR電路100在數(shù)據(jù)點(diǎn)709需要高觸發(fā)電壓(Vt1)。相較之下，該電路300如數(shù)據(jù)點(diǎn)711所示只需要較低的觸發(fā)電壓(Vt1)，其可較早提供ESD保護(hù)。再者，該圖表700也在顯示相比于該電路300在數(shù)據(jù)點(diǎn)711具有較高位準(zhǔn)的觸發(fā)電流(It1)，該傳統(tǒng)SCR電路100在數(shù)據(jù)點(diǎn)709有較低位準(zhǔn)的觸發(fā)電流(It1)。另外，該傳統(tǒng)SCR電路在713的保持電流(Ih)是小于該電路300在715的該保持電流(Ih)，其可導(dǎo)致受ESD事件影響的電路其不同區(qū)域的表現(xiàn)問題，像是閉鎖(例如，電源供應(yīng)器電源軌之間的寄生低阻抗路徑，其可保持導(dǎo)通并傳導(dǎo)大量電流)。本揭露的實(shí)施例可達(dá)到數(shù)種技術(shù)效果，包含ESD強(qiáng)健(robustness)以及IC裝置中較小的線路布局面積。又，該實(shí)施例是具有于各種產(chǎn)業(yè)上應(yīng)用的便利性，舉例而言，如微處理器、智能型手機(jī)、行動(dòng)電話、手機(jī)、機(jī)上盒、DVD錄放機(jī)、自動(dòng)導(dǎo)航、打印機(jī)及其周邊、網(wǎng)絡(luò)及電信設(shè)備、游戲系統(tǒng)、以及數(shù)字相機(jī)、或任何使用邏輯或高電壓技術(shù)節(jié)點(diǎn)的其它裝置。本揭露因此在各種類型的高度集成半導(dǎo)體裝置中皆具有產(chǎn)業(yè)利用性，該半導(dǎo)體裝置可包含使用ESD保護(hù)裝置以通過ESD/閉鎖標(biāo)準(zhǔn)規(guī)格的裝置(如液晶顯示器(LCD)驅(qū)動(dòng)器、同步隨機(jī)存取內(nèi)存(SRAM)、一次性程序(OTP)、電源管理產(chǎn)品…等)。在前述說明中，本揭露是通過特定實(shí)施例及其參考附圖所描述。然而，清楚明白的，大量變更及修改可于不背離下列權(quán)利要求書所定義的本揭露精神及范疇下達(dá)成。因此，說明書及附圖是用于說明，而非用于限制。需明暸的是，本揭露可利用各種其它組合及實(shí)施例且并可在由此所述的本發(fā)明精神范疇內(nèi)進(jìn)行變更及修改。