技術(shù)特征：
1.一種用于制造測試系統(tǒng)(1)的工藝，所述測試系統(tǒng)(1)被配置成對在垂直方向(z)上至少部分地穿過包括半導(dǎo)體材料的本體(2)的襯底(3)延伸的至少一個通孔(10)執(zhí)行電測試，所述工藝包括在所述本體(2)中集成電測試電路(14)的步驟，所述電測試電路(14)電耦合至所述通孔(10)以及由所述本體(2)承載的用于朝著外部電連接的電連接元件(6)，所述電測試電路(14)被配置成實現(xiàn)通過所述電連接元件(6)檢測所述通孔(10)的至少一個電學(xué)參數(shù)，并且包括集成在所述襯底(3)中的微電子掩埋結(jié)構(gòu)(18)，以此方式限定在所述電連接元件(6)和在所述襯底(3)內(nèi)的所述通孔(10)之間的電路徑；其中所述集成步驟包括步驟：提供穿過所述本體(2)的至少一個溝槽(36)；在所述溝槽(36)的底部上形成所述微電子掩埋結(jié)構(gòu)(18)的至少一個第一摻雜掩埋區(qū)域(20)，具有與所述襯底(3)的摻雜相反的摻雜，以便與所述襯底(3)形成半導(dǎo)體結(jié)，當(dāng)正向偏置所述半導(dǎo)體結(jié)時限定所述電路徑；以及導(dǎo)電區(qū)域(11)至少部分地填充所述溝槽(36)以便形成所述通孔(10)，所述通孔(10)具有掩埋在所述襯底(3)內(nèi)的并且不能從所述本體(2)的外部訪問的第一端(10b)，所述第一端(10b)至少部分地與所述第一摻雜掩埋區(qū)域(20)接觸，其特征在于，所述形成至少一個第一摻雜掩埋區(qū)域(20)的步驟包括：形成所述半導(dǎo)體結(jié)，其具有小于所述導(dǎo)電區(qū)域(11)的在與所述垂直方向(z)橫切的水平面(xy)中的表面的面積的結(jié)面積(AD)。2.根據(jù)權(quán)利要求1所述的工藝，其中所述結(jié)面積(AD)包含于所述導(dǎo)電區(qū)域(11)的所述表面的面積的1％和90％之間。3.根據(jù)權(quán)利要求2所述的工藝，其中所述結(jié)面積(AD)包含于所述導(dǎo)電區(qū)域(11)的所述表面的面積的5％和50％之間。4.根據(jù)權(quán)利要求2所述的工藝，其中所述結(jié)面積(AD)等于所述導(dǎo)電區(qū)域(11)的所述表面的面積的10％。5.根據(jù)前述任意一項權(quán)利要求所述的工藝，其中所述集成步驟包括：在所述溝槽(36)內(nèi)形成絕緣材料的涂層(38)；并且用局部方式去除在所述溝槽(36)的底部上所述絕緣材料，以便生成穿過所述涂層(38)的至少一個第一孔(39)；并且其中所述形成至少一個第一摻雜掩埋區(qū)域(20)的步驟包括通過所述第一孔(39)引入摻雜劑原子。6.根據(jù)權(quán)利要求5所述的工藝，其中所述局部去除的步驟包括在所述溝槽(36)內(nèi)定向激光束(40)并且通過聚焦裝置(41)聚焦所述激光束(40)，用于選擇性去除所述絕緣材料并且形成所述第一孔(39)。7.根據(jù)權(quán)利要求6所述的工藝，其中所述提供至少一個溝槽(36)的步驟包括使用所述激光束(40)以用于挖掘所述襯底(3)的表面部分；并且其中所述局部去除的步驟包括在挖掘所述襯底(3)的表面部分的步驟之后通過所述聚焦裝置(41)修改所述激光束(40)的聚焦。8.根據(jù)權(quán)利要求1-4中任一項所述的工藝，包括在所述溝槽(36)的所述底部上形成又一摻雜掩埋區(qū)域(20)，其具有與所述襯底(3)的摻雜相反的摻雜，以此方式與所述襯底(3)形成又一半導(dǎo)體結(jié)，每個半導(dǎo)體結(jié)被單獨設(shè)計為當(dāng)其被正向偏置時限定所述電路徑。9.根據(jù)權(quán)利要求8所述的工藝，其中所述溝槽(36)具有環(huán)形構(gòu)造，并且其中所述摻雜掩埋區(qū)域(20)被布置為在所述水平面(xy)上彼此之間等距離。10.一種測試系統(tǒng)(1)，被配置成對在垂直方向(z)上至少部分地穿過包括半導(dǎo)體材料的本體(2)的襯底(3)延伸的至少一個通孔(10)執(zhí)行電測試，所述測試系統(tǒng)(1)包括集成在所述本體(2)中的電測試電路(14)，電耦合至所述通孔(10)以及由所述本體(2)承載的用于朝著外部電連接的電連接元件(6)，所述電測試電路(14)被配置成實現(xiàn)通過所述電連接元件(6)檢測所述通孔(10)的至少一個電學(xué)參數(shù)并且包括集成在所述襯底(3)中的微電子掩埋結(jié)構(gòu)(18)，以便限定在所述電連接元件(6)和在所述襯底(3)內(nèi)的所述通孔(10)之間的電路徑；其中所述微電子掩埋結(jié)構(gòu)(18)包括至少一個第一摻雜掩埋區(qū)域(20)，其與所述通孔(10)的掩埋在所述襯底(3)內(nèi)的并且不能從所述本體(2)的外部訪問的第一端(10b)至少部分地接觸，所述第一摻雜掩埋區(qū)域(20)具有與所述襯底(3)相反的摻雜，以便與所述襯底(3)形成半導(dǎo)體結(jié)，該半導(dǎo)體結(jié)被設(shè)計為當(dāng)其被正向偏置時限定所述電路徑，其中所述通孔(10)在所述通孔(10)的中心包括導(dǎo)電區(qū)域(11)，其特征在于，所述半導(dǎo)體結(jié)具有小于所述導(dǎo)電區(qū)域(11)的在與所述垂直方向(z)橫切的水平面(xy)中的表面的面積的結(jié)面積(AD)。11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述結(jié)面積(AD)包含于所述導(dǎo)電區(qū)域(11)的所述表面的面積的1％和90％之間。12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述結(jié)面積(AD)包含于所述導(dǎo)電區(qū)域(11)的所述表面的面積的5％和50％之間。13.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述結(jié)面積(AD)等于所述導(dǎo)電區(qū)域(11)的所述表面的面積的10％。14.根據(jù)權(quán)利要求10至12中任意一項所述的系統(tǒng)，其中所述通孔(10)還包括絕緣涂層(12)，所述絕緣涂層(12)被布置成將所述導(dǎo)電區(qū)域(11)與所述襯底(3)完全側(cè)向分開，并且在底部處除了至少一個第一區(qū)域之外與所述襯底(3)分開，其中所述通孔(10)的突出部(30)穿過所述絕緣涂層(12)并且與所述第一摻雜掩埋區(qū)域(20)接觸。15.根據(jù)權(quán)利要求14所述的系統(tǒng)，其中所述第一摻雜掩埋區(qū)域(20)在所述突出部(30)下面延伸，并且在所述絕緣涂層(12)的基部(38a)下面部分地側(cè)向延伸。16.根據(jù)權(quán)利要求10至13中任意一項所述的系統(tǒng)，其中所述微電子掩埋結(jié)構(gòu)(18)包括又一摻雜掩埋區(qū)域(20)，每個所述摻雜掩埋區(qū)域(20)與所述通孔(10)的所述第一端(10b)至少部分地接觸，并且具有與所述襯底(3)的摻雜相反的摻雜，以便與所述襯底(3)形成相應(yīng)的半導(dǎo)體結(jié)，該半導(dǎo)體結(jié)被設(shè)計為當(dāng)其被正向偏置時限定所述電路徑。17.根據(jù)權(quán)利要求10至13中任意一項所述的系統(tǒng)，其中所述微電子掩埋結(jié)構(gòu)(18)限定以下二者中至少一個：沿著所述電路徑串聯(lián)連接至所述通孔(10)的半導(dǎo)體二極管；以及側(cè)向的或者垂直的晶體管，所述摻雜掩埋區(qū)域(20)構(gòu)成所述晶體管的電流傳導(dǎo)端子。