本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種鰭式場效應(yīng)晶體管的形成方法。

背景技術(shù)：
MOS晶體管通過在柵極施加電壓，調(diào)節(jié)通過溝道區(qū)域的電流來產(chǎn)生開關(guān)信號。但當(dāng)半導(dǎo)體技術(shù)進(jìn)入45納米以下節(jié)點時，傳統(tǒng)的平面式MOS晶體管對溝道電流的控制能力變?nèi)?，造成?yán)重的漏電流。鰭式場效應(yīng)晶體管（FinFET）是一種新興的多柵器件，它一般包括具有高深寬比的半導(dǎo)體鰭部，覆蓋部分所述鰭部的頂部和側(cè)壁的柵極結(jié)構(gòu)，位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)的源區(qū)和漏區(qū)。在鰭式場效應(yīng)晶體管的制備過程中，通常會形成嵌入式源區(qū)和漏區(qū)（Embeddedsource/drain）。請參考圖1，圖1為現(xiàn)有技術(shù)形成的鰭式場效應(yīng)晶體管的剖面結(jié)構(gòu)示意圖，包括：半導(dǎo)體襯底100；位于所述半導(dǎo)體襯底100上的凸起的鰭部102；位于所述半導(dǎo)體襯底100表面且覆蓋部分所述鰭部102側(cè)壁的隔離層101；位于所述鰭部102內(nèi)的源/漏區(qū)103；位于所述源/漏區(qū)103上的嵌入式源/漏區(qū)104。所述嵌入式源/漏區(qū)104通常用于在所述鰭式場效應(yīng)晶體管的溝道區(qū)域引入應(yīng)力，提高載流子遷移率以及用于增大源/漏區(qū)103的體積，有利于后續(xù)源/漏區(qū)金屬插塞的形成。所述嵌入式源/漏區(qū)104通常采用選擇性外延工藝形成，但由于在外延工藝中，半導(dǎo)體材料在不同晶面上的生長速度不同，例如硅材料在（111）晶面的生長速度小于其他晶面的生長速度，造成后續(xù)形成的嵌入式源/漏區(qū)104的形狀與源/漏區(qū)103的矩形形狀不同，例如圖1中的嵌入式源/漏區(qū)104剖面為菱形。請參考圖2，隨著半導(dǎo)體工藝尺寸的減小，鰭式場效應(yīng)晶體管中兩個鰭部102之間的距離越來越近，且嵌入式源/漏區(qū)104的形狀不規(guī)則，有可能導(dǎo)致位于相鄰鰭部102上的嵌入式源/漏區(qū)104發(fā)生橋接，形成接觸區(qū)域105，造成漏電流。因此現(xiàn)有技術(shù)的兩個相鄰鰭式場效應(yīng)晶體管的嵌入式源/漏區(qū)之間容易接觸，造成漏電流。其他有關(guān)鰭式場效應(yīng)晶體管嵌入式源區(qū)和漏區(qū)的形成方法還可以參考公開號為US2012171832A1的美國專利申請。

技術(shù)實現(xiàn)要素：
本發(fā)明解決的問題是防止兩相鄰鰭部之間的嵌入式源/漏區(qū)發(fā)生橋接。為解決上述問題，本發(fā)明技術(shù)方案提供了一種鰭式場效應(yīng)晶體管的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有相鄰的至少兩個凸起的鰭部，橫跨所述鰭部頂部和側(cè)壁表面的柵極結(jié)構(gòu)，位于柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)的源/漏區(qū)；在所述源/漏區(qū)上選擇性外延形成半導(dǎo)體層，所述半導(dǎo)體層覆蓋鰭部的部分側(cè)壁和頂部表面，所述半導(dǎo)體層的位于鰭部頂部上方的部分具有凸起，半導(dǎo)體層的位于鰭部兩側(cè)的部分具有棱角；形成覆蓋所述半導(dǎo)體襯底、鰭部和半導(dǎo)體層表面的犧牲層，回刻蝕所述犧牲層，暴露出半導(dǎo)體層的部分表面；在所述半導(dǎo)體層暴露的表面上形成掩膜層；以所述掩膜層為掩膜，刻蝕去除部分犧牲層和半導(dǎo)體層的棱角?？蛇x的，所述鰭式場效應(yīng)晶體管為P型鰭式場效應(yīng)晶體管，所述半導(dǎo)體層的材料為硅鍺或硅?？蛇x的，所述鰭式場效應(yīng)晶體管為N型鰭式場效應(yīng)晶體管，所述半導(dǎo)體層的材料為碳化硅或硅?？蛇x的，所述犧牲層的材料為氧化硅、氮化硅、底部抗反射涂層、低K 介電材料或高分子聚合物?？蛇x的，在回刻蝕所述犧牲層之前，平坦化所述犧牲層?？蛇x的，回刻蝕后的犧牲層的表面高于半導(dǎo)體層的棱角?？蛇x的，其特征在于，所述掩膜層的材料為金屬硅化物?？蛇x的，所述金屬硅化物為硅化鎳或硅化鈷?？蛇x的，所述金屬硅化物掩膜層的形成工藝為：形成覆蓋所述回刻蝕后的犧牲層和暴露的半導(dǎo)體層表面的金屬層；對所述金屬層進(jìn)行退火，金屬層中的金屬與半導(dǎo)體層中的硅反應(yīng)，形成金屬硅化物；去除犧牲層上未反應(yīng)的金屬層?？蛇x的，所述金屬層的厚度為50～200埃?？蛇x的，所述退火的溫度為400～600攝氏度，退火的時間為10分鐘～2小時?？蛇x的，所述掩膜層的材料為Si、W、CoWP、CoMoP或NiMoP。可選的，所述掩膜層的材料為Si時，所述掩膜層的形成工藝為選擇性外延；所述掩膜層的材料為W時，所述掩膜層的形成工藝為選擇性等離子體增強(qiáng)化學(xué)氣相沉積；所述掩膜層的材料為CoWP、CoMoP或NiMoP時，所述掩膜層的形成工藝為選擇性化學(xué)鍍?？蛇x的，刻蝕去除部分犧牲層和半導(dǎo)體層的棱角的工藝為等離子體刻蝕工藝?？蛇x的，所述掩膜層材料為金屬硅化物、W、CoWP、CoMoP或NiMoP時，所述等離子體刻蝕工藝采用的氣體為Cl2或HBr，源功率為400～1500瓦，偏置功率為0～200瓦；所述掩膜層材料為Si時，所述等離子體刻蝕工藝采用的氣體為HCl，溫度為150～250攝氏度?？蛇x的，刻蝕去除部分犧牲層和半導(dǎo)體層的棱角的工藝為濕法刻蝕工藝。可選的，所述濕法刻蝕工藝采用的刻蝕溶液為TMAH，TMAH的質(zhì)量百分比濃度為2%～20%?？蛇x的，去除半導(dǎo)體層的棱角后，所述半導(dǎo)體層的側(cè)壁的晶面為（110）、半導(dǎo)體層的上傾斜表面的晶面為（111）、半導(dǎo)體層（110）的下傾斜表面的晶面為（111）?？蛇x的，所述半導(dǎo)體襯底上還形成隔離層，隔離層的表面低于鰭部的頂部表面，所述柵極結(jié)構(gòu)部分位于隔離層上?？蛇x的，所述隔離層的材料為氧化硅、氮化硅或氮氧化硅。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點：在所述源/漏區(qū)上選擇性外延形成半導(dǎo)體層后，然后形成覆蓋所述半導(dǎo)體襯底、鰭部和半導(dǎo)體層的形成犧牲層，回刻蝕所述犧牲層，暴露出半導(dǎo)體層的部分表面，接著在所述半導(dǎo)體層暴露的部分表面上形成掩膜層，以所述掩膜層為掩膜，刻蝕去除部分犧牲層和半導(dǎo)體層的棱角。形成犧牲層，通過回刻蝕犧牲層，曝露出半導(dǎo)體層的部分表面，容易在半導(dǎo)體層暴露的表面上形成掩膜層，以掩膜層為掩膜，可以比較方便的去除半導(dǎo)體層的棱角部分，從而增大了兩個半導(dǎo)體層之間的間距，防止相鄰鰭部上形成的半導(dǎo)體層發(fā)生橋接現(xiàn)象。進(jìn)一步，回刻蝕所述犧牲層之前，需要采用化學(xué)機(jī)械研磨平坦化所述犧牲層，然后再回刻蝕平坦化后的犧牲層，使得回刻蝕后剩余的犧牲層具有較好的表面平整度，并且相鄰鰭部之間剩余的犧牲層暴露的半導(dǎo)體層的凸起31的面積或者覆蓋的棱角的面積基本相等，有利于后續(xù)在暴露的半導(dǎo)體層上形成的掩膜層的面積和位置基本相同，當(dāng)以掩膜層為掩膜去除半導(dǎo)體層的棱角后，使得相鄰鰭部的側(cè)壁上剩余的半導(dǎo)體層的厚度相等，有利于提高鰭式場 效應(yīng)晶體管的穩(wěn)定性。進(jìn)一步，所述掩膜層的材料為金屬硅化物，所述金屬硅化物可以為硅化鎳或硅化鈷，掩膜層的材料為金屬硅化物不僅可以作為后續(xù)刻蝕半導(dǎo)體層的棱角時的掩膜，所述掩膜層還可以作為形成的鰭式場效應(yīng)晶體管的金屬硅化物接觸區(qū)，即后續(xù)無需再進(jìn)行金屬硅化物工藝，節(jié)省了工藝步驟，并且，采用自對準(zhǔn)工藝形成金屬硅化物掩膜層，使得形成的金屬硅化物掩膜層的位置較為精確，有利于后續(xù)準(zhǔn)確的去除相鄰的半導(dǎo)體層上的棱角。附圖說明圖1～圖2為現(xiàn)有技術(shù)鰭式場效應(yīng)晶體管形成過程的剖面結(jié)構(gòu)示意圖；圖3～圖8為本發(fā)明實施例鰭式場效應(yīng)晶體管形成過程的結(jié)構(gòu)示意圖。具體實施方式由背景技術(shù)可知，現(xiàn)有技術(shù)形成具有嵌入式源區(qū)和漏區(qū)的鰭式場效應(yīng)晶體管時，相鄰兩個鰭式場效應(yīng)晶體管的嵌入式源/漏區(qū)之間容易接觸，產(chǎn)生漏電流。本發(fā)明的發(fā)明人通過研究現(xiàn)有技術(shù)形成鰭式場效應(yīng)晶體管的嵌入式源區(qū)和漏區(qū)的工藝，發(fā)現(xiàn)現(xiàn)有技術(shù)相鄰兩個鰭式場效應(yīng)晶體管的嵌入式源/漏區(qū)之間之所以容易接觸，是由于在形成外延層時，半導(dǎo)體材料在不同晶面的生長速度不同，造成所形成的外延層形狀不規(guī)則，具有棱角和凸出的尖端。為解決上述問題，本發(fā)明的發(fā)明人提供了一種鰭式場效應(yīng)晶體管的形成方法，在所述源/漏區(qū)上選擇性外延形成半導(dǎo)體層后，然后形成覆蓋所述半導(dǎo)體襯底、鰭部和半導(dǎo)體層的形成犧牲層，回刻蝕所述犧牲層，暴露出半導(dǎo)體層的部分表面，接著在所述半導(dǎo)體層暴露的部分表面上形成掩膜層，以所述掩膜層為掩膜，刻蝕去除部分犧牲層和半導(dǎo)體層的棱角。形成犧牲層，通過回刻蝕犧牲層，曝露出半導(dǎo)體層的部分表面，容易在半導(dǎo)體層暴露的表面上形 成掩膜層，以掩膜層為掩膜，可以比較方便的去除半導(dǎo)體層的棱角部分，從而增大了兩個半導(dǎo)體層之間的間距，防止相鄰鰭部上形成的半導(dǎo)體層發(fā)生橋接現(xiàn)象。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細(xì)的說明。在詳述本發(fā)明實施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護(hù)范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。圖3～圖8為本發(fā)明實施例鰭式場效應(yīng)晶體管形成過程的結(jié)構(gòu)示意圖，其中圖3立體結(jié)構(gòu)示意圖，圖4～圖8為圖3沿切割線AB方向的剖面結(jié)構(gòu)示意圖。首先，參考圖3，提供半導(dǎo)體襯底300，所述半導(dǎo)體襯底300上具有相鄰的至少兩個凸起的鰭部301；形成橫跨所述鰭部301頂部和側(cè)壁表面的柵極結(jié)構(gòu)303；在所述柵極結(jié)構(gòu)303兩側(cè)的鰭部301內(nèi)形成源/漏區(qū)306。所述半導(dǎo)體襯底300可以是硅或者絕緣體上硅（SOI），所述半導(dǎo)體襯底300也可以是鍺、鍺硅、砷化鎵或者絕緣體上鍺，本實施中所述半導(dǎo)體襯底300的材料為硅。所述半導(dǎo)體襯底300表面具有凸起的鰭部301，所述鰭部301通過刻蝕半導(dǎo)體襯底300形成，在本發(fā)明的其他實施例中，所述鰭部301通過外延工藝形成。所述鰭部301中根據(jù)形成的鰭式場效應(yīng)晶體管的類型不同摻雜有不同類型的雜質(zhì)離子，當(dāng)形成的鰭式場效應(yīng)晶體管為P型鰭式場效應(yīng)晶體管時，鰭部301中摻雜有N型雜質(zhì)離子；當(dāng)形成的鰭式場效應(yīng)晶體管為N型鰭式場效應(yīng)晶體管時，鰭部301中摻雜有P型雜質(zhì)離子。本實施例中，以兩個鰭部301作為示例，兩個鰭部301分別為兩個鰭式場效應(yīng)晶體管的鰭部，兩個鰭部 上分別形成柵極結(jié)構(gòu)；在本發(fā)明的其他實施例中，所述兩個鰭部301為一個多鰭部場效應(yīng)晶體管（Multiple-FINFET）的兩個字鰭部，兩個鰭部301上形成一個橫跨兩者的柵極結(jié)構(gòu)。本實施例中，所述半導(dǎo)體襯底300上還形成有隔離結(jié)構(gòu)302，所述隔離結(jié)構(gòu)302的表面低于鰭部301的頂部表面，所述隔離結(jié)構(gòu)302用于電學(xué)隔離相鄰的鰭部301，所述隔離結(jié)構(gòu)302的材料為氧化硅、氮化硅或氮氧化硅，本實施例中所述隔離結(jié)構(gòu)302的材料為氧化硅。隔離結(jié)構(gòu)302形成的具體過程為：首先形成覆蓋所述半導(dǎo)體襯底300和鰭部301的隔離材料層；然后采用化學(xué)機(jī)械研磨工藝平坦化所述隔離材料層，以鰭部301的頂部表面為停止層；接著刻蝕所述剩余的隔離材料層，形成隔離結(jié)構(gòu)302，所述隔離結(jié)構(gòu)302的表面低于鰭部301的頂部表面。所述柵極結(jié)構(gòu)302覆蓋所述鰭部301的頂部和部分側(cè)壁的表面，所述柵極結(jié)構(gòu)302包括：位于所述鰭部301的頂部和部分側(cè)壁的上柵介質(zhì)層（未示出）、位于柵介質(zhì)層表面的柵電極層（未示出）以及位于所述柵電極層和柵介質(zhì)層兩側(cè)的側(cè)墻（未示出），所述側(cè)墻在后續(xù)的工藝步驟中起到保護(hù)所述柵介質(zhì)層和柵電極層的作用。本實施例中，所述柵介質(zhì)層的材料為氧化硅，所述柵電極層的材料為多晶硅，所述側(cè)墻的材料為氧化硅。在本發(fā)明的其他實施例中，所述柵介質(zhì)層的材料為高介電常數(shù)材料，例如可以為HfO2，HfSiO，HfSiON，HfTaO，HfZrO，Al2O3和ZrO2中的一種或幾種，所述柵電極的材料為金屬，例如可以為Al，Cu，Ti。接著，參考圖4，在所述源/漏區(qū)306上選擇性外延形成半導(dǎo)體層303，所述半導(dǎo)體層303覆蓋鰭部301（源/漏區(qū)306）的部分側(cè)壁和頂部表面，所述半導(dǎo)體層303的位于鰭部301頂部上方的部分具有凸起31，半導(dǎo)體層303的位于鰭部301兩側(cè)的部分具有棱角32。在本實施例中，所述形成的鰭式場效應(yīng)晶體管為P型鰭式場效應(yīng)晶體管，所述半導(dǎo)體層303的材料為硅或者鍺硅，所述的硅材料或者鍺硅材料中摻雜有P型雜質(zhì)。當(dāng)所述半導(dǎo)體層303的材料為硅時，使得源/漏區(qū)306體積較大，當(dāng)后續(xù)在源區(qū)/漏區(qū)306上形成金屬硅化物接觸區(qū)時，提供足夠的硅源，防止由于鰭部301的體積過小導(dǎo)致金屬插塞與源/漏區(qū)306的接觸不良。當(dāng)所述半導(dǎo)體層303的材料為鍺硅時，形成的半導(dǎo)體層303不僅有利于后續(xù)源/漏區(qū)306上金屬硅化物接觸區(qū)的形成，還由于鍺硅材料的晶格常數(shù)大于硅材料的晶格常數(shù)，可以在PMOS鰭式場效應(yīng)晶體管的溝道區(qū)域引入壓縮應(yīng)力，提高空穴遷移率。在其他實施例中，所述形成的鰭式場效應(yīng)晶體管為N型鰭式場效應(yīng)晶體管，所述半導(dǎo)體層303的材料為硅或者碳化硅，所述的硅或者碳化硅材料摻雜有N型雜質(zhì)。當(dāng)所述半導(dǎo)體層303的材料為硅時，使得源/漏區(qū)306體積較大，當(dāng)后續(xù)在源區(qū)/漏區(qū)306上形成金屬硅化物接觸區(qū)時，提供足夠的硅源，防止由于鰭部301的體積過小導(dǎo)致金屬插塞與源/漏區(qū)306的接觸不良。當(dāng)所述半導(dǎo)體層303的材料為碳化硅時，形成的半導(dǎo)體層303不僅有利于后續(xù)源/漏區(qū)303上金屬硅化物接觸區(qū)的形成，還由于碳化硅材料的晶格常數(shù)小于硅材料的晶格常數(shù)，可以在NMOS鰭式場效應(yīng)晶體管的溝道區(qū)域引入拉伸應(yīng)力，提高電子遷移率。在其他實施例中，在所述源/漏區(qū)306上形成半導(dǎo)體層303前，刻蝕部分的所述源/漏區(qū)306，然后，在刻蝕去除了部分的源/漏區(qū)306形成半導(dǎo)體層303，使得半導(dǎo)體層303與鰭式場效應(yīng)晶體管的溝道區(qū)域更接近，可以進(jìn)一步提高半導(dǎo)體層303在溝道區(qū)域引入的應(yīng)力強(qiáng)度。本實施例中，形成所述半導(dǎo)體層303的外延工藝為分子束外延，在半導(dǎo)體外延過程中，由于半導(dǎo)體材料在不同晶面的生長速度不同，會造成所形成的半導(dǎo)體層303形狀不規(guī)則，具有凸起31和棱角32。例如，本實施例中所述 半導(dǎo)體襯底300具有（100）晶面，所述鰭部301垂直于半導(dǎo)體襯底300的表面，沿<110>晶向延伸。所述半導(dǎo)體層303的（111）晶面33的生長速度較慢，導(dǎo)致在半導(dǎo)體層303表面形成凸起31和棱角32。由于現(xiàn)有半導(dǎo)體工藝尺寸的不斷減小，在相鄰鰭部301的源/漏區(qū)306上形成半導(dǎo)體層303時，容易使得兩相鄰的半導(dǎo)體層303的棱角32相互接觸，從而產(chǎn)生漏電流，因此，半導(dǎo)體層303的棱角32需要在后續(xù)工藝中去除。接著，請參考圖5，形成覆蓋所述半導(dǎo)體襯底300、鰭部301和半導(dǎo)體層303表面的犧牲層304，回刻蝕所述犧牲層304，暴露出半導(dǎo)體層303的部分表面，回刻蝕后剩余的犧牲層304的表面要高于棱角32，且剩余的犧牲層304表面低于鰭部301的側(cè)壁沿高度方向的延伸線與半導(dǎo)體層303的接觸點H。所述犧牲層304的材料與半導(dǎo)體層303和隔離層302的材料不相同，所述犧牲層304的材料為氧化硅、氮化硅、底部抗反射涂層、低K介電材料或高分子聚合物。本實施例中，所述犧牲層304的材料為底部抗反射涂層（BARC），底部抗反射涂層（BARC）具有較好的填孔能力，并且采用旋涂工藝形成的犧牲層304具有良好的表面平整度，進(jìn)行回刻蝕工藝后，使得剩余的犧牲層304具有較好的表面平整度，并且相鄰鰭部301之間剩余的犧牲層304暴露的半導(dǎo)體層303的凸起31的面積或者覆蓋的棱角32的面積基本相等，使得后續(xù)在暴露的半導(dǎo)體層303上采用自對準(zhǔn)工藝形成的掩膜層的面積和位置基本相同，當(dāng)以掩膜層為掩膜去除半導(dǎo)體層303的棱角32后，使得相鄰鰭部301的側(cè)壁上剩余的半導(dǎo)體層303的厚度相等，有利于提高鰭式場效應(yīng)晶體管的穩(wěn)定性。在本發(fā)明的其他實施例中，采用化學(xué)氣相沉積工藝形成覆蓋所述半導(dǎo)體襯底300、鰭部301和半導(dǎo)體層303表面的犧牲層304，形成的犧牲層304表面高于半導(dǎo)體層303的表面，由于半導(dǎo)體層303的凸起31和鰭部301的影響， 形成的犧牲層304的表面的均勻性較差，會影響回刻蝕后犧牲層304的位置和表面的平整度，因此化學(xué)氣相沉積形成犧牲層304后，需要采用化學(xué)機(jī)械研磨平坦化所述犧牲層304，平坦化后的犧牲層304表面高于半導(dǎo)體層303的表面，然后再回刻蝕平坦化后的犧牲層304，使得剩余的犧牲層304具有較好的表面平整度，并且相鄰鰭部301之間剩余的犧牲層304暴露的半導(dǎo)體層303的凸起31的面積或者覆蓋的棱角32的面積基本相等，使得后續(xù)在暴露的半導(dǎo)體層303上采用自對準(zhǔn)工藝形成的掩膜層的面積和位置基本相同，當(dāng)以掩膜層為掩膜去除半導(dǎo)體層303的棱角32后，使得相鄰鰭部301的側(cè)壁上剩余的半導(dǎo)體層303的厚度相等，有利于提高鰭式場效應(yīng)晶體管的穩(wěn)定性。接著，請參考圖6，在所述半導(dǎo)體層303暴露的表面上形成掩膜層305。本實施例中所述掩膜層305的材料為金屬硅化物，后續(xù)去除半導(dǎo)體層303的棱角32時，對所述掩膜層材料的刻蝕速率遠(yuǎn)小于對半導(dǎo)體層303材料和犧牲層304材料的刻蝕速率，所述金屬硅化物可以為硅化鎳或硅化鈷，掩膜層305的材料為金屬硅化物不僅可以作為后續(xù)刻蝕半導(dǎo)體層303的棱角32時的掩膜，所述掩膜層305還可以作為形成的鰭式場效應(yīng)晶體管的金屬硅化物接觸區(qū)，即后續(xù)無需再進(jìn)行金屬硅化物工藝，節(jié)省了工藝步驟。所述金屬硅化物掩膜層305的形成工藝為自對準(zhǔn)工藝，具體為：形成覆蓋所述回刻蝕后的犧牲層304和暴露的半導(dǎo)體層303表面的金屬層（圖中未示出），例如：鎳金屬層或鈷金屬層；對所述金屬層進(jìn)行退火，金屬層中的金屬與暴露的半導(dǎo)體層303中的硅反應(yīng)，形成金屬硅化物；去除回刻蝕后的犧牲層304上未反應(yīng)的金屬層。由于半導(dǎo)體層303形貌的特殊性，現(xiàn)有的沉積、光刻和刻蝕工藝很難形成滿足要求的掩膜層，本實施例中，采用自對準(zhǔn)工藝形成金屬硅化物掩膜層305，使得形成的金屬硅化物掩膜層305的位置較為精確，并且表面均勻性較佳，有利于后續(xù)準(zhǔn)確的去除相鄰的半導(dǎo)體層303上的棱角32。所述金屬層的厚度為50～200埃，所述退火的溫度為400～600攝氏度，退火的時間為10分鐘～2小時，使形成的金屬硅化物掩膜層305的厚度適中，并且導(dǎo)通電阻較小。在本發(fā)明的其他實施例中，所述掩膜層305的材料為Si、W、CoWP、CoMoP或NiMoP，后續(xù)去除半導(dǎo)體層303的棱角32時，對所述掩膜層305材料的刻蝕速率遠(yuǎn)小于對半導(dǎo)體層303材料和犧牲層304材料的刻蝕速率。所述掩膜層305的材料為Si時，所述掩膜層305的形成工藝為選擇性外延；所述掩膜層305的材料為W時，所述掩膜層305的形成工藝為選擇性等離子體增強(qiáng)化學(xué)氣相沉積；所述掩膜層305的材料為CoWP、CoMoP或NiMoP時，所述掩膜層305的形成工藝為選擇性化學(xué)鍍，由于回刻蝕后的犧牲層304的作用，因此上述工藝在形成掩膜層305時，只會在暴露的半導(dǎo)體層303表面形成掩膜層305，即可以自對準(zhǔn)的形成掩膜層305，克服現(xiàn)有的沉積、光刻和刻蝕工藝很難在凸起的半導(dǎo)體層303上形成滿足要求的掩膜層，并且使得形成的金屬硅化物掩膜層305的位置較為精確，有利于后續(xù)準(zhǔn)確的去除相鄰的半導(dǎo)體層303上的棱角32。接著，參考圖7，以所述掩膜層305為掩膜，刻蝕去除部分犧牲層304和半導(dǎo)體層303的棱角32（參考圖6）?？涛g去除部分犧牲層304和半導(dǎo)體層303的棱角32的工藝為各向異性的等離子體刻蝕工藝，使剩余的半導(dǎo)體層303的側(cè)壁的表面均勻性較好，形成的半導(dǎo)體層303的側(cè)壁的晶面為（110）、上傾斜表面的晶面為（111）、下傾斜表面的晶面為（111）。所述掩膜層305材料為金屬硅化物、W、CoWP、CoMoP或NiMoP時，所述等離子體刻蝕工藝采用的氣體為Cl2或HBr，源功率為400～1500瓦，偏置功率為0～200瓦；所述掩膜層305材料為Si時，所述等離子體刻蝕工藝采用的氣體為HCl，溫度為150～250攝氏度。采用等離子體刻 蝕工藝時，位于半導(dǎo)體層303和隔離層302交角處的部分犧牲層304不能被刻蝕干凈，后續(xù)需要采用濕法刻蝕工藝去除剩余的部分犧牲層304。在本發(fā)明的其他實施例中，刻蝕去除部分犧牲層和半導(dǎo)體層303的棱角的工藝為濕法刻蝕工藝，由于濕法刻蝕工藝各向同性的特性，剩余的半導(dǎo)體層303的側(cè)壁會呈凹槽狀（參考圖8），所述濕法刻蝕工藝采用的刻蝕溶液為TMAH（四甲基氫氧化氨溶液），TMAH的質(zhì)量百分比濃度為2%～20%，濕法工藝刻蝕在刻蝕半導(dǎo)體層303的棱角時，犧牲層可以同時被去除，后續(xù)無需額外的工藝去除犧牲層。本實施例中，在去除半導(dǎo)體層303的棱角32后，所述掩膜層305無需去除，掩膜層305可以直接作為后續(xù)連接金屬插塞和源/漏區(qū)306的接觸區(qū)。在本發(fā)明的其他實施例中，在去除半導(dǎo)體層303的棱角32后，去除所述掩膜層305。本發(fā)明實施例的鰭式場效應(yīng)晶體管的形成方法，形成犧牲層，通過回刻蝕犧牲層，曝露出半導(dǎo)體層的部分表面，容易在半導(dǎo)體層暴露的表面上形成掩膜層，以掩膜層為掩膜，可以比較方便的去除半導(dǎo)體層的棱角部分，從而增大了兩個半導(dǎo)體層之間的間距，防止相鄰鰭部上形成的半導(dǎo)體層發(fā)生橋接現(xiàn)象。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。