專利名稱：一種鍺基肖特基結(jié)的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，具體涉及一種鍺基肖特基結(jié)的制備方法。
背景技術(shù)：
隨著硅基CMOS器件尺寸縮小到納米尺度，傳統(tǒng)通過(guò)縮小尺寸提高器件性能的方法正面臨物理與技術(shù)極限的雙重考驗(yàn)。為了進(jìn)一步提高器件工作速度，需要采用高遷移率溝道材料。鍺材料在低電場(chǎng)下的空穴遷移率是硅材料的4倍，電子遷移率是硅材料的2倍，因此，鍺材料作為一種 新的溝道材料以其更高、更加對(duì)稱的載流子遷移率成為高性能MOSFET器件很有潛力的發(fā)展方向之一。但是目前鍺基MOS器件的制備技術(shù)還不成熟，NM0SFET器件性能不理想。高源漏串聯(lián)電阻是影響鍺基NM0SFET性能提高的關(guān)鍵因素之一。與硅材料相比，N型雜質(zhì)(如磷)在鍺材料中激活濃度低，且擴(kuò)散快，不利于淺結(jié)的制備。肖特基結(jié)由于能有效克服以上問(wèn)題而成為一種非常具有發(fā)展?jié)摿Φ慕Y(jié)構(gòu)。它與傳統(tǒng)PN結(jié)的主要區(qū)別是:采用金屬或者金屬鍺化物替代了傳統(tǒng)的高摻雜區(qū)，此結(jié)構(gòu)不僅避免了雜質(zhì)固溶度低和擴(kuò)散快的問(wèn)題，而且還能獲得突變結(jié)和低電阻率。對(duì)于肖特基結(jié)，影響性能的關(guān)鍵因素是襯底與金屬之間的載流子勢(shì)壘高度。但是對(duì)于金屬與鍺襯底接觸時(shí)，費(fèi)米能級(jí)被釘扎在價(jià)帶頂附近，電子勢(shì)壘高度大，不利于肖特基結(jié)性能的提升。導(dǎo)致鍺表面費(fèi)米能級(jí)釘扎的因素有以下兩方面:第一，鍺半導(dǎo)體表面的懸掛鍵和缺陷等因素形成的表面態(tài)；第二，根據(jù)海涅理論，金屬的電子波函數(shù)在鍺中的不完全衰減而導(dǎo)致在鍺半導(dǎo)體的禁帶當(dāng)中產(chǎn)生的金屬誘導(dǎo)帶隙態(tài)(MIGS)。為了消除鍺襯底與金屬之間的費(fèi)米能級(jí)釘扎，可在二者之間插入介質(zhì)層，一方面可以鈍化鍺表面懸掛鍵，改善鍺襯底與金屬的界面質(zhì)量；另一方面，插入的介質(zhì)層可以阻擋電子波函數(shù)進(jìn)入鍺襯底，進(jìn)而減少M(fèi)IGS界面態(tài)。目前已被用做介質(zhì)層的材料有Si3N4, Al2O3, Ge3N4等，但這些材料與鍺之間的導(dǎo)帶偏移量較大，會(huì)在鍺襯底與金屬之間引入較大的隧穿電阻，不利于增大肖特基結(jié)的開(kāi)態(tài)電流。對(duì)于鍺襯底表面的鈍化，稀土氧化物，如Y2O3, La2O3, CeO2等，被認(rèn)為是鍺襯底表面良好的鈍化物。這是由于稀土氧化物與鍺襯底接觸，界面處可生成穩(wěn)定的X-O-Ge鍵(X指Y，La，Ce等稀土金屬元素)，有效鈍化鍺表面懸掛鍵，提高鍺襯底與金屬的界面質(zhì)量。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種鍺基肖特基結(jié)的制備方法，以減小鍺基肖特基結(jié)的電阻率。本發(fā)明提供的技術(shù)方案如下:—種錯(cuò)基肖特基結(jié)的制備方法:對(duì)N型錯(cuò)基襯底進(jìn)行表面清洗，然后在其表面淀積一層CeO2,再淀積一層金屬。上述一種鍺基肖特基結(jié)的制備方法中，在淀積CeO2之前先對(duì)鍺基襯底表面進(jìn)行清洗，以去除表面沾污和自然氧化層。上述一種鍺基肖特基結(jié)的制備方法中，CeO2可通過(guò)ALD、PLD、MBE、CVD等方法淀積，但并不局限于上述淀積CeO2的方法。上述一種鍺基肖特基結(jié)的制備方法中，淀積CeO2的厚度為0.3 2nm。 上述一種鍺基肖特基結(jié)的制備方法中，淀積的金屬可以是Al，Pt，Au，Ti，Ni，TiN,TaN, W等，但并不局限于上述淀積金屬。上述一種鍺基肖特基結(jié)的制備方法中，淀積金屬后可進(jìn)行光刻、刻蝕、退火等工藝。本發(fā)明的鍺基肖特基結(jié)的制備方法適用于體Ge襯底、GOI (絕緣體上鍺)襯底或任何表面含有Ge外延層的襯底，也適用于含鍺的化合物半導(dǎo)體襯底，比如SiGe，GeSn等。本發(fā)明的優(yōu)點(diǎn)如下:稀土氣化物CeO2與鍺襯底接觸，可在界面處形成穩(wěn)定的Ce-O-Ge鍵，有利于降低界面態(tài)密度低，提高界面質(zhì)量，并減小MIGS，抑制費(fèi)米級(jí)釘扎。同時(shí)，CeO2在其金屬與鍺襯底之間引入的隧穿電阻相對(duì)于Si3N4、Al203、Ge3N4等情況要小(Si3N4的禁帶寬度為5.3eV，與鍺襯底導(dǎo)帶偏移量為 2.03eV, Al2O3的禁帶寬度為6.1eV,與鍺襯底導(dǎo)帶偏移量為 1.74eV,Ge3N4的禁帶寬度為4.4eV,與鍺襯底導(dǎo)帶偏移量為 1.5eV。而CeO2的禁帶寬度為 3.3eV,與鍺襯底導(dǎo)帶偏移量為 0.4eV，如附圖1所示)。鑒于與鍺襯底良好的界面特性與小的導(dǎo)帶偏移量，CeO2介質(zhì)層的插入適合制備低電阻率的鍺基肖特基結(jié)。


圖1所示Si3N4、Al203、Ge3N4、CeO2等材料與鍺襯底接觸的能帶圖；圖2_圖6所不實(shí)施例為錯(cuò)基肖特基結(jié)制備不意圖；其中，1 一體錯(cuò)襯底；2 —CeO2 ；3一金屬Al ；4一背電極Al。
具體實(shí)施例方式以下結(jié)合附圖，通過(guò)具體的實(shí)施例對(duì)本發(fā)明所述的方法做進(jìn)一步描述，實(shí)施步驟如下:I)選擇N型半導(dǎo)體鍺襯底,可以是體鍺襯底、GeOI (Germanium on Insulator)襯底或娃上外延鍺(Germanium-on-silicon)等,本實(shí)施例優(yōu)選為體鍺襯底,如圖2所示；2)對(duì)鍺襯底進(jìn)行清洗。首先對(duì)鍺襯底進(jìn)行有機(jī)清洗，依次用丙酮和乙醇浸泡清洗，再用DI水沖洗干凈，去除鍺襯底上的油污和有機(jī)污染物。再用鹽酸清洗，在稀鹽酸中加熱煮沸，隨后用DI水沖洗干凈，去除無(wú)機(jī)污染物、金屬顆粒等；3)去除鍺襯底表面的氧化物?？梢圆捎肏F或HCl溶液浸泡的方法，亦可采用高溫真空退火的方法。本實(shí)施例優(yōu)選為HF溶液浸泡的方法。具體過(guò)程如下:先用稀釋的HF(HF =H2O = 1:5 1:60)溶液浸泡10 50秒，再用DI水沖洗10 50秒，如此循環(huán)5 10次；4)在襯底上淀積一層CeO2,厚度為0.3 2nm。CeO2可通過(guò)ALD、PLD、MBE、CVD等方法淀積。本實(shí)施例優(yōu)選為0.6nm,如圖3所示；5)淀積金屬。淀積的金屬可以是Al，Pt，Au，Ti，Ni，TiN，TaN，W等，本實(shí)施例是用濺射的方法淀積一層200nm的Al，如圖4所示；6)光刻，刻蝕金屬形成所需要的圖形，如圖5所示；
7)淀積背電極，本實(shí)施例優(yōu)選為淀積200nm的Al，如圖6所示；8)淀積金屬后退火。在350°C的N2氣氛中退火15min。以上通過(guò)優(yōu)選實(shí)施例詳細(xì)描述了本發(fā)明所提出的一種鍺基肖特基結(jié)的制備方法，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，在不脫離本發(fā)明實(shí)質(zhì)的范圍內(nèi)，可以對(duì)本發(fā)明的器件結(jié)構(gòu)做一定的變形或修改；其制備方法也不限于實(shí)施例中所公開(kāi)的內(nèi)容，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種鍺基肖特基結(jié)的制備方法，其特征是，對(duì)N型鍺基襯底進(jìn)行表面清洗，然后在其表面淀積一層CeO2,再淀積一層金屬。
2.如權(quán)利要求1所述的制備方法，其特征是，所述CeO2通過(guò)ALD、PLD,MBE或CVD方法淀積。
3.如權(quán)利要求1所述的制備方法，其特征是，淀積CeO2的厚度為0.3 2nm。
4.如權(quán)利要求1所述的制備方法，其特征是，淀積的金屬是Al，Pt，Au，Ti，Ni，TiN，TaN，I
5.如權(quán)利要求1所述的制備方法，其特征是，淀積金屬后進(jìn)行光刻、刻蝕、退火。
6.如權(quán)利要求1所述的制備方法，其特征是，所述N型鍺基襯底為體Ge襯底、GOI襯底或任何表面含有Ge外延層的襯底。
7.如權(quán)利要求1所述的制備方法，其特征是，所述N型鍺基襯底為含鍺的化合物半導(dǎo)體襯底。
8.如權(quán)利要求7所述的制備方法，其特征是，所述的含鍺的化合物為SiGe，GeSn。
全文摘要
本發(fā)明公布了一種鍺基肖特基結(jié)的制備方法，包括對(duì)N型鍺基襯底進(jìn)行表面清洗，然后在其表面淀積一層CeO2，再淀積一層金屬。稀土氣化物CeO2與鍺襯底接觸，可在界面處形成穩(wěn)定的Ce-O-Ge鍵，有利于降低界面態(tài)密度低，提高界面質(zhì)量，并減小MIGS，抑制費(fèi)米級(jí)釘扎。同時(shí)，CeO2在其金屬與鍺襯底之間引入的隧穿電阻相對(duì)于Si3N4、Al2O3、Ge3N4等情況要小。鑒于與鍺襯底良好的界面特性與小的導(dǎo)帶偏移量，CeO2介質(zhì)層的插入適合制備低電阻率的鍺基肖特基結(jié)。
文檔編號(hào)H01L21/283GK103151254SQ20131008498
公開(kāi)日2013年6月12日 申請(qǐng)日期2013年3月18日 優(yōu)先權(quán)日2013年3月18日
發(fā)明者黃如, 林猛, 李志強(qiáng), 安霞, 黎明, 云全新, 李敏, 劉朋強(qiáng), 張興 申請(qǐng)人:北京大學(xué)