晶圓級封裝結構及其制造方法
【專利摘要】本發(fā)明揭露一半導體封裝結構，該結構包含一晶粒、復數(shù)條焊線、一封膠體以及復數(shù)個第一外部連接端子。晶粒包含一有源表面及一背表面；各焊線的一第一端連接晶粒的背表面，相對于第一端的一第二端與有源表面電連接；封膠體覆蓋晶粒的背表面及焊線，其中各焊線的局部未被覆蓋。第一外部連接端子設置于封膠體之上，并分別包覆未被封膠體覆蓋的焊線且電連接焊線。
【專利說明】晶圓級封裝結構及其制造方法
【技術領域】
[0001]本發(fā)明系關于一種晶圓級封裝結構及其制造方法，特別系關于一種適用于立體堆迭的晶圓級封裝結構及其制造方法。
【背景技術】
[0002]因應目前電腦與消費電子產(chǎn)品的可攜式及多功能的要求，其外形尺寸需不斷縮小，而積體電路晶片的積體電路密度則不斷提升。受限于可用空間的限制，因此許多不同的封裝方式如:多晶片模組(mult1-chip module ;MCM)、覆晶封裝(flip chip package)、三維垂直堆迭封裝(3D stack package)、晶圓級晶片尺寸封裝(wafer level chip scalepackage ;WLCSP)等技術應運而生。晶圓級封裝技術的概念基本上是在整片晶圓上執(zhí)行晶片尺寸的封裝技術，也就是在晶圓階段就完成了于積體電路晶片上直接形成錫球等大部分的封裝工作，不但省略了傳統(tǒng)封裝技術中承載晶片的基板或?qū)Ь€架，也簡化了封裝制程。因此，晶圓級晶片尺寸封裝可以縮小封裝體尺寸，并且在制程及材料成本上也相當具有優(yōu)勢。
[0003]而為了在相同面積下做出更高積體電路密度的半導體結構，三維封裝取代二維封裝是不可避免的。目前的三維垂直堆迭封裝大多使用硅穿孔(through silicon via;TSV)結構形成上下導通，然而其制作成本及難度皆盛高。本發(fā)明揭露一種特殊的半導體封裝結構，能夠藉由其重復堆迭達到三維晶圓級封裝的效果。
[0004]一種改良式的晶圓級封裝結構一擴散型(fan-out)晶圓級封裝，是在晶片的有源表面形成擴散到晶片外的重布線層(Redistribution Layer; RDL)。此種封裝結構只有單一表面可設置錫球，以電性連接至印刷電路板上，并無法形成三維晶粒對晶粒(die-to-die)、三維晶圓對晶圓(wafer-to-wafer)或三維晶粒對晶圓(die-to_wafer)的堆迭結構。
[0005]再者，擴散型(fan-out)晶圓級封裝因未使用基板或?qū)Ь€架等承載件，僅以封膠體包覆晶片，其結構強度較不足，且封膠體的熱傳導系數(shù)與晶片的熱傳導系數(shù)差異甚大，因此容易產(chǎn)生翅曲(warpage)現(xiàn)象,進而影響封裝結構的可靠度。
[0006]為了達成三維垂直堆迭晶圓級封裝，本發(fā)明揭露一種新的結構與制作方法，以低成本及簡化的制程形成上下導通的封裝結構，以進行半導體結構的垂直堆迭。

【發(fā)明內(nèi)容】

[0007]本發(fā)明一實施例揭露一半導體封裝結構，該結構包含一晶粒、復數(shù)條焊線、一封膠體以及復數(shù)個第一外部連接端子。晶粒包含一有源表面及一相對于有源表面的背表面。各焊線的一第一端連接晶粒的背表面，相對于第一端的一第二端與有源表面電連接。封膠體覆蓋晶粒的背表面及焊線，其中各焊線的局部未被覆蓋。第一外部連接端子設置于封膠體之上，并分別包覆未被封膠體覆蓋的焊線且電連接焊線。根據(jù)本發(fā)明另一實施例，上述半導體封裝結構進一步包含形成于封膠體上的至少一凹陷結構，用以容納第一外部連接端子。根據(jù)本發(fā)明另一實施例，上述半導體封裝結構進一步包含復數(shù)個導電焊墊，與焊線的第二端連接。[0008]本發(fā)明另一實施例揭露一半導體堆迭結構，堆迭結構包含兩個以上的半導體封裝結構相互堆迭，其中該半導體封裝結構包含一晶粒、復數(shù)條焊線、一封膠體以及復數(shù)個第一外部連接端子。晶粒包含一有源表面及一相對于有源表面的背表面；各焊線的一第一端連接晶粒的背表面，相對于第一端的一第二端與有源表面電連接；封膠體覆蓋晶粒的背表面及焊線，其中各焊線的局部未被覆蓋。第一外部連接端子設置于封膠體之上，并分別包覆未被封膠體覆蓋的焊線且電連接焊線；其中半導體封裝結構透過第一外部連接端子相互電連接，以形成半導體堆迭結構。
[0009]本發(fā)明一實施例所揭露的一半導體封裝結構由以下方法制造:提供一承載板；設置一晶粒于承載板上，晶粒包含一有源表面以及相對有源表面的一背表面，其中有源表面與承載板相接；形成復數(shù)條焊線，各焊線具有一第一端及相對第一端的一第二端，第一端連接晶粒的背表面，第二端連接承載板；形成一封膠體，覆蓋晶粒及焊線，其中各焊線的局部未被覆蓋；移除承載板；電連接焊線的第二端與晶粒的有源表面；以及形成復數(shù)個第一外部連接端子于封膠體之上，第一外部連接端子分別包覆未被封膠體覆蓋的焊線且與焊線電連接。 [0010]上文已相當廣泛地概述本揭露的技術特征，俾使下文的本揭露詳細描述得以獲得較佳了解。構成本揭露的申請專利范圍標的的其它技術特征及優(yōu)點將描述于下文。本揭露所屬【技術領域】中具有通常知識者應了解，可相當容易地利用下文揭示的概念與特定實施例可作為修改或設計其它結構或制程而實現(xiàn)與本揭露相同的目的。本揭露所屬【技術領域】中具有通常知識者亦應了解，這類等效建構無法脫離后附的申請專利范圍所界定的本揭露的精神和范圍。
【專利附圖】

【附圖說明】
[0011]圖1依據(jù)本發(fā)明一實施例顯示一半導體封裝結構；
[0012]圖2依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構；
[0013]圖3依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構；
[0014]圖4依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構；
[0015]圖5依據(jù)本發(fā)明圖1或圖3的實施例顯示一半導體封裝結構中晶粒與圖案化導電層電連接的俯視圖；
[0016]圖6依據(jù)本發(fā)明另一實施例顯示一半導體堆迭結構；
[0017]圖7依據(jù)本發(fā)明另一實施例顯示一半導體堆迭結構；
[0018]圖8-1至圖8-6依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構的制作步驟；
[0019]圖9A至圖9B依據(jù)本發(fā)明的另一實施例顯示兩種半導體封裝結構；
[0020]圖10-1至圖10-6依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構的制作步驟；以及
[0021]圖1lA至圖1lB依據(jù)本發(fā)明的另一實施例顯示兩種半導體封裝結構。
[0022]【主要元件符號說明】
[0023]10、10A、10B、10C半導體封裝結構
[0024]11晶粒
[0025]121有源表面[0026]121A接墊
[0027]122背表面
[0028]13封膠體
[0029]14焊線
[0030]14A第一端
[0031]14B第二端
[0032]16第一外部連接端子
[0033]20金屬層
[0034]20A凸起部
[0035]21、21’導電焊墊
[0036]30印刷電路板
[0037]31第二外部連接端子
[0038]40圖案化導電層
[0039]41,41'導電跡線
[0040]80承載板
[0041]80A焊點
[0042]821凹陷結構
[0043]823封膠體上表面
[0044]100、100A半導體堆迭結構
[0045]1011球下金屬層
【具體實施方式】
[0046]圖1為依據(jù)本發(fā)明一實施例顯示的一半導體封裝結構10，結構10包含一晶粒11、復數(shù)條焊線14、一封膠體13以及復數(shù)個第一外部連接端子16，其中第一外部連接端子16可為錫球。晶粒11包含一有源表面121及一相對有源表面121的背表面122,有源表面121上具有復數(shù)個接墊121A。焊線14的一第一端14A連接晶粒11的背表面122。本實施例中焊線14的材質(zhì)可為銅、銀、鈀、金或其合金；焊線14是以現(xiàn)行的打線制程所形成，且所形成的焊線14為圓弧形。封膠體13覆蓋晶粒11的背表面122及焊線14，其中各焊線14的局部未被封膠體13覆蓋而暴露于封膠體13之外；更具體而言，焊線14未被封膠體13所覆蓋的部位為圓弧的頂部。第一外部連接端子16設置于封膠體13之上，并分別對應置放在暴露于封膠體13之外的焊線14上以包覆焊線14并與焊線14電連接。本實施例中，焊線14相對于第一端14A的第二端14B與晶粒11的有源表面121藉由一圖案化導電層40電連接；更具體而言，圖案化導電層40包含復數(shù)個導電跡線41，各導電跡線41分別電連接焊線14的第二端14B與有源表面121上的接墊121A。半導體封裝結構10透過焊線14分別與第一外部連接端子16和晶粒11的有源表面121電連接，而形成上下電性導通的封裝結構，因此可進一步進行半導體封裝結構的垂直堆迭作業(yè)。
[0047]圖2為依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構10A，本實施例除了具有圖1中半導體封裝結構10的特征外，進一步具有與圖案化導電層40 (本實施例中為復數(shù)個導電跡線41)電連接的復數(shù)個第二外部連接端子31。半導體封裝結構IOA可透過第二外部連接端子31與印刷電路板(未顯示)連接或與另一個半導體封裝結構(未顯示)連接，且第二外部連接端子31可為錫球。
[0048]圖3為依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構10B，本實施例除了具有圖2中半導體封裝結構IOA的特征外，圖案化導電層40進一步包含設置于導電跡線41上的復數(shù)個導電焊墊21，焊線14的第二端14B與導電焊墊21連接，導電焊墊21有助于焊線14與圖案化導電層40的接合以及打線制程的對位。
[0049]圖4依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構10C，本實施例除了具有圖2中半導體封裝結構IOA的特征外，進一步于封膠體13之上表面823形成至少一凹陷結構821，凹陷結構821對應焊線14的位置而設置，用以容納第一外部連接端子16，使第一外部連接端子16分別包覆未被封膠體13覆蓋的焊線14且與焊線14電連接。半導體封裝結構IOC也可藉由凹陷結構821使焊線14局部暴露于封膠體13之外。凹陷結構821的數(shù)量可大于或等于一，且其形狀并不限制，可為分別對應單一外部連接端子16的多個凹洞，或?qū)鄠€外部連接端子16的長條凹槽或環(huán)形凹槽。本實施例并不限制第一外部連接端子16設置于凹陷結構821內(nèi)，可另包含復數(shù)個置放于封膠體13的上表面823上的第一外部連接端子16。
[0050]圖5依據(jù)本發(fā)明圖1或圖3的實施例，顯示一半導體封裝結構中晶粒11與圖案化導電層40電連接的俯視圖。請同時參考圖1或圖3，圖案化導電層40包含復數(shù)個導電跡線41，各導電跡線41的一端與晶粒11的有源表面121上的接墊121A電連接，另一端延伸至晶粒11之外，焊線14分別連接晶粒11的背表面122與導電跡線41，而第一外部連接端子16設置于封膠體13之上，并分別包覆未被封膠體13覆蓋的焊線14而與焊線14電連接。較佳地，如圖3所示，導電跡線41上可具有導電焊墊21，焊線14則連接晶粒11的背表面122與導電焊墊21，導電焊墊21的設置有利于打線制程的對位以及焊線14與圖案化導電層40的接合。本實施例中，電連接單個第一外部連接端子16與單個導電跡線41 /導電焊墊21的焊線14數(shù)目可為一條或復數(shù)條。以復數(shù)條焊線14電連接單個第一外部連接端子16與單個導電跡線41 /導電焊墊21，可確保各電性接點間完整連接。
[0051]圖6依據(jù)本發(fā)明另一實施例顯示一半導體堆迭結構100。堆迭結構100包含兩個以上的半導體封裝結構10相互垂直迭置，其中一個半導體封裝結構10包含一晶粒11、復數(shù)條焊線14、一封膠體13以及復數(shù)個第一外部連接端子16。晶粒11包含一有源表面121及一相對有源表面121的背表面122，有源表面121上具有復數(shù)個接墊121A。焊線14的一第一端14A連接晶粒11的背表面122。封膠體13覆蓋晶粒11的背表面122及焊線14，其中各焊線14的局部未被封膠體13覆蓋而暴露于封膠體13之外。第一外部連接端子16設置于封膠體13之上，并分別對應置放在暴露于封膠體13之外的焊線14上以包覆焊線14并與焊線14電連接。本實施例中，焊線14相對于第一端14A的第二端14B與晶粒11的有源表面121藉由一圖案化導電層40電連接；更具體而言，圖案化導電層40包含復數(shù)個導電跡線41，各導電跡線41分別電連接焊線14的第二端14B與有源表面121上的接墊121A。半導體封裝結構10透過焊線14分別與第一外部連接端子16和晶粒11的有源表面121電連接，而形成上下電性導通的封裝結構。因此，半導體封裝結構10可藉由第一外部連接端子16與另一個半導體封裝結構10相互電連接，以形成半導體堆迭結構100。雖然圖6實施例的兩個半導體封裝結構10為相同結構，但本發(fā)明所涵蓋的范圍不限于此，任兩個半導體封裝結構可以為相同也可不同，且也可選自如圖2、圖3或圖4的結構或其任一組合。
[0052]圖7依據(jù)本發(fā)明另一實施例顯示一半導體堆迭結構100A，本實施例除了具有圖6中半導體堆迭結構100的特征外，半導體封裝結構IOC進一步具有與導電跡線41電連接的復數(shù)個第二外部連接端子31。因此，半導體堆迭結構100A可藉由第二外部連接端子31與印刷電路板30連接或與其它外部元件(未顯示)連接。
[0053]圖8-1至圖8-6依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構的制作步驟。見圖8-1，首先提供一承載板80，承載板80的上表面具有復數(shù)個焊點80A。見圖8_2，設置一晶粒11于承載板80上，晶粒11包含一有源表面121以及相對有源表面121的一背表面122，其中有源表面121具有復數(shù)個接墊121A，且晶粒11以有源表面121與承載板80相接。見圖8-3，形成復數(shù)條焊線14，此步驟可為現(xiàn)行的打線制程，且焊線14的材質(zhì)可為銅、銀、鈀、金或其合金，焊線14具有一第一端14A及一第二端14B,第一端14A連接晶粒11的背表面122，第二端14B連接焊點80A。見圖8_4，形成一封膠體13，覆蓋晶粒11及焊線14，其中各焊線14的局部未被封膠體13覆蓋而暴露于封膠體13之外。本實施例中形成暴露出焊線14的局部的封膠體13的方式可先使封膠體13完全包覆晶粒11與焊線14，再以一蝕刻步驟移除封膠體13表面直至暴露出焊線14的局部為止。
[0054]見圖8-5，移除承載板80，使焊線14的第二端14B顯露于封膠體13之外，并且形成一圖案化導電層40(本實施例中為復數(shù)個導電跡線41)于晶粒11的有源表面121以及封膠體13的下表面，使焊線14的第二端14B與晶粒11的有源表面121上的接墊121A電連接。見圖8-6，形成第一外部連接端子16于封膠體13之上，使第一外部連接端子16分別與暴露于封膠體13之外的焊線14電連接。本實施例中第一外部連接端子16可為錫球，而此步驟可為一植球步驟，植球方式例如但不限于網(wǎng)版印刷、蒸鍍、電鍍、落球、噴球等。另外，本實施例可選擇性地形成復數(shù)個分別與導電跡線41電連接的第二外部連接端子31。
[0055]圖9A至圖9B依據(jù)本發(fā)明的另一實施例顯示兩種半導體封裝結構。圖9A相較于圖8-6，進一步包含形成至少一凹陷結構821于封膠體13之上表面的步驟。凹陷結構821對應暴露于封膠體13之外的焊線14并用以容納第一外部連接端子16，有助于第一外部連接端子16的定位及附著效果。凹陷結構821可以藉由一蝕刻步驟形成，例如但不限于使用二氧化碳雷射的蝕刻步驟。由于二氧化碳雷射只會移除封膠體而不會移除金屬，因此蝕刻步驟能夠確保金屬焊線14不被破壞。圖9B相較于圖9A，進一步包含形成一球下金屬層(under bump metallization, UBM) 1011于凹陷結構821內(nèi)，球下金屬層1011位于第一外部連接端子16與封膠體13的上表面之間，可加強第一外部連接端子16與封膠體13間的結合力；再者，于封膠體13的上表面亦形成金屬結構的球下金屬層1011，使封膠體13的上下表面皆具有金屬結構，可改善封裝結構翹曲的問題。
[0056]圖10-1至圖10-6依據(jù)本發(fā)明另一實施例顯示一半導體封裝結構的制作步驟。見圖10-1，首先提供一承載板80，承載板80上設置一具有復數(shù)個凸起部20A的金屬層20。本實施例中可為厚度一致的銅膜金屬層，藉由一微影蝕刻步驟形成凸起部20A。見圖10-2，設置一晶粒11于金屬層20上，晶粒11包含一有源表面121以及相對有源表面121的一背表面122，其中有源表面121上具有接墊121A，且晶粒11以有源表面121與金屬層20相接。見圖10-3，形成復數(shù)條焊線14，此步驟可為現(xiàn)行的打線制程，且焊線14的材質(zhì)可為銅、銀、鈀、金或其合金，焊線14具有一第一端14A及一第二端14B，第一端14A連接晶粒11的背表面122，第二端14B連接金屬層20的凸起部20A。見圖10_4，形成一封膠體13，覆蓋晶粒11及焊線14，其中各焊線14的局部未被覆蓋而暴露于封膠體13之外。本實施例中形成暴露出焊線14的局部的封膠體13的方式可先使封膠體13完全包覆晶粒11與焊線14，再以一蝕刻步驟移除封膠體13表面直至暴露出焊線14的局部為止。
[0057]見圖10-5，移除承載板80，并且進行一蝕刻步驟將圖10-4中的金屬層20蝕刻形成一圖案化導電層40，圖案化導電層40包含復數(shù)個導電跡線41’以及由凸起部20A形成的復數(shù)個導電焊墊21’，各導電跡線41’分別對應連接晶粒11有源表面121上的接墊121A與導電焊墊21’。另一實施例中，在移除承載板80之后，上述蝕刻步驟可將圖10-4中的金屬層20完全蝕刻至只剩下凸起部20A所形成的導電焊墊21’，接著再以例如電鍍方式形成復數(shù)個導電跡線41’，使各導電跡線41’分別對應連接晶粒11有源表面121上的接墊121A與導電焊墊21’。
[0058]見圖10-6，形成第一外部連接端子16于封膠體13之上，使第一外部連接端子16分別與暴露于封膠體13之外的焊線14電連接。本實施例中第一外部連接端子16可為錫球，而此步驟可為一植球步驟，植球方式例如但不限于網(wǎng)版印刷、蒸鍍、電鍍、落球、噴球等。另外，本實施例可選擇性地形成復數(shù)個分別與導電跡線41’電連接的第二外部連接端子31。
[0059]圖1lA至圖1lB依據(jù)本發(fā)明的另一實施例顯示兩種半導體封裝結構。圖1lA相較于圖10-6，進一步包含形成至少一凹陷結構821于封膠體13上表面的步驟。凹陷結構821對應暴露于封膠體13之外的焊線14并用以容納第一外部連接端子16，有助于第一外部連接端子16的定位及附著效果。凹陷結構821可以藉由一蝕刻步驟形成，例如但不限于使用二氧化碳雷射的蝕刻步驟。由于二氧化碳雷射只會移除封膠體而不會移除金屬，因此蝕刻步驟能夠確保金屬焊線14不被破壞。圖1lB相較于圖11A，進一步包含形成一球下金屬層(under bump metallization, UBM) 1011于凹陷結構821內(nèi)，球下金屬層1011位于第一外部連接端子16與封膠體13的上表面之間，可加強第一外部連接端子16與封膠體13間的結合力；再者，于封膠體13的上表面亦形成金屬結構的球下金屬層1011，使封膠體13的上下表面皆具有金屬結構，可改善封裝結構翹曲的問題。
[0060]本揭露的技術內(nèi)容及技術特點已揭示如上，然而本揭露所屬【技術領域】中具有通常知識者應了解，在不背離后附申請專利范圍所界定的本揭露精神和范圍內(nèi)，本揭露的教示及揭示可作種種的替換及修飾。例如，上文揭示的許多制程可以不同的方法實施或以其它制程予以取代，或者采用上述二種方式的組合。
[0061]此外，本案的權利范圍并不局限于上文揭示的特定實施例的制程、機臺、制造、物質(zhì)的成份、裝置、方法或步驟。本揭露所屬【技術領域】中具有通常知識者應了解，基于本揭露教示及揭示制程、機臺、制造、物質(zhì)的成份、裝置、方法或步驟，無論現(xiàn)在已存在或日后開發(fā)者，其與本案實施例揭示者系以實質(zhì)相同的方式執(zhí)行實質(zhì)相同的功能，而達到實質(zhì)相同的結果，亦可使用于本揭露。因此，以下的申請專利范圍系用以涵蓋用以此類制程、機臺、制造、物質(zhì)的成份、裝置、方法或步驟。
【權利要求】
1.一半導體封裝結構，該結構包含: 一晶粒，包含一有源表面及一相對于該有源表面的背表面； 復數(shù)條焊線，各該焊線的一第一端連接該晶粒的該背表面，相對于該第一端的一第二端與該有源表面電連接； 一封膠體，覆蓋該晶粒的該背表面及所述復數(shù)條焊線，其中各該焊線的局部未被覆蓋；以及 復數(shù)個第一外部連接端子，設置于該封膠體之上，并分別包覆未被該封膠體覆蓋的所述復數(shù)條焊線且電連接所述復數(shù)條焊線。
2.如權利要求1所述的結構，進一步包含一圖案化導電層，電連接所述復數(shù)條焊線的第二端與該有源表面。
3.如權利要求2所述的結構，進一步包含復數(shù)個第二外部連接端子，與該圖案化導電層電連接。
4.如權利要求2所述的結構，其中該圖案化導電層進一步包含復數(shù)個導電跡線，分別電連接所述復數(shù)條焊線的第二端與該有源表面，其中與所述復數(shù)個導電跡線的其中之一電連接的該焊線數(shù)目大于或等于I。
5.如權利要求4所述的結構，其中該圖案化導電層進一步包含復數(shù)個導電焊墊，所述復數(shù)個導電焊墊分別設置于所述復數(shù)個導電跡線上，并與所述復數(shù)條焊線的第二端連接。
6.如權利要求1所述的結構，進一步包含至少一凹陷結構，形成于該封膠體上，用以容納所述復數(shù)個第一外部連接端子。
7.一半導體堆迭結構，該堆迭結構包含兩個以上的半導體封裝結構相互堆迭，其中該半導體封裝結構包含: 一晶粒，該晶粒包含一有源表面及一相對于該有源表面的背表面； 復數(shù)條焊線，各該焊線的一第一端連接該晶粒的該背表面，相對于該第一端的一第二端與該有源表面電連接； 一封膠體，覆蓋該晶粒的該背表面及所述復數(shù)條焊線，其中各該焊線的局部未被覆蓋；以及 復數(shù)個第一外部連接端子，設置于該封膠體之上，并分別包覆未被該封膠體覆蓋的所述復數(shù)條焊線且電連接所述復數(shù)條焊線； 其中所述復數(shù)個半導體封裝結構透過所述復數(shù)個第一外部連接端子相互電連接，以形成該半導體堆迭結構。
8.如權利要求7所述的堆迭結構，其中該半導體封裝結構進一步包含一圖案化導電層，電連接所述復數(shù)條焊線的第二端與該有源表面。
9.如權利要求8所述的堆迭結構，其中該半導體封裝結構進一步包含復數(shù)個第二外部連接端子，與該圖案化導電層電連接。
10.如權利要求8所述的堆迭結構，其中該圖案化導電層進一步包含復數(shù)個導電跡線，分別電連接所述復數(shù)條焊線的第二端與該有源表面，其中與所述復數(shù)個導電跡線的其中之一電連接的該焊線數(shù)目大于或等于I。
11.如權利要求7所述的堆迭結構，其中該半導體封裝結構進一步包含至少一凹陷結構形成于該封膠體上，用以容納所述復數(shù)個第一外部連接端子。
12.一種制造一半導體封裝結構的方法，該方法包含: 提供一承載板； 設置一晶粒于該承載板上，該晶粒包含一有源表面以及相對該有源表面的一背表面，其中該有源表面與該承載板相接； 形成復數(shù)條焊線，各該焊線具有一第一端及相對該第一端的一第二端，該第一端連接該晶粒的該背表面，該第二端連接該承載板； 形成一封膠體，覆蓋該晶粒及所述復數(shù)條焊線，其中各該焊線的局部未被覆蓋； 移除該承載板； 電連接所述復數(shù)條焊線的第二端與該晶粒的該有源表面；以及 形成復數(shù)個第一外部連接端子于該封膠體之上，所述復數(shù)個第一外部連接端子分別包覆未被該封膠體覆蓋的所述復數(shù)條焊線且與所述復數(shù)條焊線電連接。
13.如權利要求12所述的方法，其中電連接所述復數(shù)條焊線的第二端與該晶粒的該有源表面包含形成一圖案化導電層。
14.如權利要求13所述的方法，其中該圖案化導電層包含復數(shù)個導電跡線及復數(shù)個導電焊墊，且形成該圖案化導電層的步驟更包含: 于提供該承載板的步驟之后，進一步設置一具有復數(shù)個凸起部的金屬層于該承載板上，使該晶粒的該有源表面固接于該金屬層上，其中所述復數(shù)條焊線的第二端與所述復數(shù)個凸起部連接；以及 于移除該承載板的步驟之后，圖案化該金屬層以形成所述復數(shù)個導電跡線并使所述復數(shù)個凸起部形成所述復數(shù)個導電焊墊，其中所述復數(shù)個導電焊墊分別設置于所述復數(shù)個導電跡線上。
15.如權利要求13所述的方法，進一步包含形成復數(shù)個第二外部連接端子，分別與該圖案化導電層電連接。
16.如權利要求12所述的方法，進一步包含于該封膠體之上形成至少一凹陷結構，用以容納所述復數(shù)個第一外部連接端子。
17.如權利要求16所述的方法,進一步包含于該至少一凹陷結構中形成一球下金屬層，該球下金屬層位于所述復數(shù)個 第一外部連接端子與該封膠體之間。
【文檔編號】H01L23/48GK103681534SQ201310058953
【公開日】2014年3月26日 申請日期:2013年2月25日 優(yōu)先權日:2012年8月31日
【發(fā)明者】廖宗仁 申請人:南茂科技股份有限公司